10/522 278 "dPFINIPO3709112005

24.07.**03**[#]2)

日本国特許庁 JAPAN PATENT OFFICE

REC'D 12 SEP 2003

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年 7月24日

出願番号 Application Number:


特願2002-215804

[ST. 10/C]:

[IP2002-215804]

出 願 人 Applicant(s):

住友電気工業株式会社




PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年 8月28日

今井康



Best Available Copy

【書類名】

特許願

【整理番号】

101H0622

【提出日】

平成14年 7月24日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 31/112

H01L 29/808

【発明者】

【住所又は居所】 大阪府大阪市此花区島屋一丁目1番3号 住友電気工業

株式会社大阪製作所内

【氏名】

星野 孝志

【発明者】

【住所又は居所】 大阪府大阪市此花区島屋一丁目1番3号 住友電気工業

株式会社大阪製作所内

【氏名】

原田 真

【発明者】

【住所又は居所】

大阪府大阪市此花区島屋一丁目1番3号 住友電気工業

株式会社大阪製作所内

【氏名】

藤川 一洋

【発明者】

【住所又は居所】 大阪府大阪市此花区島屋一丁目1番3号 住友電気工業

株式会社大阪製作所内

【氏名】

初川 聡

【発明者】

【住所又は居所】

大阪府大阪市此花区島屋一丁目1番3号 住友電気工業

株式会社大阪製作所内

【氏名】

弘津 研一

【特許出願人】

【識別番号】

000002130

【氏名又は名称】 住友電気工業株式会社

【代理人】

【識別番号】

100088155

【弁理士】

【氏名又は名称】 長谷川 芳樹

【選任した代理人】

【識別番号】

100089978

【弁理士】

【氏名又は名称】 塩田 辰也

【選任した代理人】

【識別番号】

100092657

【弁理士】

【氏名又は名称】 寺崎 史朗

【選任した代理人】

【識別番号】

100110582

【弁理士】

【氏名又は名称】 柴田 昌聰

【手数料の表示】

【予納台帳番号】 014708

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0106993

【プルーフの要否】 要



【発明の名称】 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法

【特許請求の範囲】

【請求項1】 ドレイン半導体部と、

前記ドレイン半導体部の主面上に設けられ、この主面と交差する所定の軸方向 に延びる第1、第2、第3及び第4の領域を有するドリフト半導体部と、

前記ドリフト半導体部の導電型と逆導電型を有し、前記ドリフト半導体部の前 記第1、第2及び第3の領域上に設けられた埋込半導体部と、

前記埋込半導体部に沿って設けられ、前記埋込半導体部の導電型と逆導電型を 有し、前記ドリフト半導体部の前記第4の領域に電気的に接続されたチャネル半 導体部と、

前記ドリフト半導体部の第1の領域及び前記チャネル半導体部上に設けられた ソース半導体部と、

前記ドレイン半導体部の導電型と逆導電型を有し、前記第3及び第4の領域及 び前記チャネル半導体部上に設けられたゲート半導体部と を備え、

前記ゲート半導体部は、前記第3の領域から前記第4の領域に向かう方向に延 びる複数の凸部を有しており、前記凸部の間には前記チャネル半導体部が設けら れており、前記凸部は前記埋込半導体部に接続されている、縦型接合型電界効果 トランジスタ。

【請求項2】 ドレイン半導体部と、

前記ドレイン半導体部の主面上に設けられ、この主面と交差する所定の軸方向 に延びる第1、第2、第3及び第4の領域を有するドリフト半導体部と、

前記ドリフト半導体部の導電型と逆導電型を有し、前記ドリフト半導体部の前 記第1、第2及び第3の領域上に設けられた埋込半導体部と、

前記埋込半導体部に沿って設けられ、前記埋込半導体部の導電型と逆導電型を 有し、前記ドリフト半導体部の前記第4の領域に電気的に接続されたチャネル半 導体部と、

前記ドリフト半導体部の第1の領域及び前記チャネル半導体部上に設けられた ソース半導体部と、

前記ドレイン半導体部の導電型と逆導電型を有し、前記第3及び第4の領域及 び前記チャネル半導体部上に設けられた複数のゲート半導体部と を備え、

前記複数のゲート半導体部の各々は、前記第3の領域から前記第4の領域に向 かう方向に延び、前記複数のゲート半導体部の間には前記チャネル半導体部が設 けられており、各ゲート半導体部は前記埋込半導体部に接続されている、縦型接 合型電界効果トランジスタ。

【請求項3】 ドレイン半導体部と、

前記ドレイン半導体部の主面上に設けられ、この主面と交差する所定の軸方向 に延びる第1、第2、第3及び第4の領域を有するドリフト半導体部と、

前記ドリフト半導体部の主面上に設けられ、この主面と交差する所定の軸方向 に延びる第1、第2及び第3の領域上に設けられた埋込半導体部と、

前記埋込半導体部に沿って設けられ、前記埋込半導体部の導電型と逆導電型を 有し、前記ドリフト半導体部の前記第4の領域に電気的に接続されたチャネル半 導体部と、

前記ドリフト半導体部の導電型と逆導電型を有し、前記第3及び第4の領域及 び前記チャネル半導体部上に設けられたゲート半導体部と を備え、

前記ゲート半導体部は、前記第3の領域から前記第4の領域に向かう方向に延 びる複数の凸部を有しており、前記凸部の間には前記チャネル半導体部が設けら れており、前記ドリフト半導体部は前記埋込半導体部に接続されており、

前記ドリフト半導体部は、前記ドレイン半導体部の主面と交差する軸方向に延 びる第5の領域を有し、

前記ドレイン半導体部の導電型と逆導電型を有し、前記第5の領域上に設けら れた第2の半導体部を更に備え、

前記第2の半導体部は、前記埋込半導体部からソース半導体部に沿って前記所 定の軸方向に延びる、縦型接合型電界効果トランジスタ。



【請求項4】 前記ドリフト半導体部の第1、第2の領域及び前記チャネル 半導体部上に設けられ、前記ソース半導体部の導電型と同一導電型を有する第1 の半導体部を更に備え、

前記第1の半導体部のドーパント濃度は前記チャネル半導体部のドーパント濃度より低い、請求項1~3の何れか一項に記載の縦型接合型電界効果トランジスタ。

【請求項5】 ドレイン半導体部と、

前記ドレイン半導体部の主面上に設けられ、この主面に沿って延びる基準面と 交差する所定の軸方向に延びる第1から第5の領域を有するドリフト半導体部と

前記ドリフト半導体部の導電型と逆導電型を有し、前記ドリフト半導体部の前 記第1から第4の領域上に前記基準面に沿って設けられた埋込半導体部と、

前記ドリフト半導体部の前記第2から第4の領域上に前記基準面に沿って設けられ、前記埋込半導体部の導電型と同一導電型を有する複数のゲート半導体部と

前記埋込半導体部と前記複数のゲート半導体部との間、及び前記複数のゲート 半導体部の間に設けられ、前記埋込半導体部の導電型と逆導電型を有するチャネ ル半導体部と、

前記埋込半導体部及び前記チャネル半導体部の導電型と同一の導電型を有し、 前記所定の軸方向に延び、前記埋込半導体部と前記複数のゲート半導体部とを接 続する接続半導体部と、

前記ドリフト半導体部の第1の領域上において前記チャネル半導体部を接続する第1の集合半導体部と、

前記ドリフト半導体部の第5の領域上において前記チャネル半導体部を接続する第2の集合半導体部と、

前記ドリフト半導体部の第1の領域上に設けられ、前記第1の集合半導体部に 接続されたソース半導体部とを備える、縦型接合型電界効果トランジスタ。

【請求項6】 ドレイン半導体部と、

前記ドレイン半導体部の主面上に設けられ、この主面に沿って延びる基準面と



交差する所定の軸方向に延びる第1から第5の領域を有するドリフト半導体部と

前記ドリフト半導体部の導電型と逆導電型を有し、前記ドリフト半導体部の前 記第1から第4の領域上に前記基準面に沿って設けられた埋込半導体部と、

前記ドリフト半導体部の前記第2から第4の領域上に前記基準面に沿って設けられ、前記埋込半導体部の導電型と同一導電型を有する複数のゲート半導体部と

前記埋込半導体部と前記複数のゲート半導体部との間、及び前記複数のゲート 半導体部の間に設けられ、前記埋込半導体部の導電型と逆導電型を有するチャネ ル半導体部と、

前記チャネル半導体部の導電型と同一の導電型を有し、前記複数のゲート半導 体部を接続する接続半導体部と、

前記ドリフト半導体部の第1の領域上において前記チャネル半導体部を接続する第1の集合半導体部と、

前記ドリフト半導体部の第5の領域上において前記チャネル半導体部を接続する第2の集合半導体部と、

前記ドリフト半導体部の第1の領域上に設けられ、前記第1の集合半導体部に 接続されたソース半導体部とを備え、

前記ドリフト半導体部は、前記主面上に設けられ、この主面と交差する方向に 延びる第6の領域を有し、


前記ドレイン半導体部の導電型と逆導電型を有し、前記第6の領域上に設けられた第3の接続半導体部を更に備え、

前記第3の接続半導体部は、前記第1の集合半導体部に沿って設けられている 、縦型接合型電界効果トランジスタ。

【請求項7】 前記ゲート半導体部及び前記チャネル半導体部の厚さは、前記ドリフト半導体部の前記第1の領域上の前記埋込半導体部と前記ソース半導体部との間隔より小さい、請求項1~4の何れか一項に記載の縦型接合型電界効果トランジスタ。

【請求項8】 前記ドリフト半導体部の前記第2から第4の領域上の前記複





【請求項9】 前記ゲート半導体部の凸部の間隔は、当該縦型接合型電界効果トランジスタがノーマリオフ特性を示すように決定されている、請求項1、2、4の何れか一項に記載の縦型接合型電界効果トランジスタ。

【請求項10】 前記ゲート半導体部の前記凸部の間隔、及び前記ゲート半導体部の前記凸部と前記埋込半導体部との間隔は、当該縦型接合型電界効果トランジスタがノーマリオフ特性を示すように決定されている、請求項3に記載の縦型接合型電界効果トランジスタ。

【請求項11】 各ゲート半導体部の間隔、及び前記ゲート半導体部と前記埋込半導体部との間隔は、当該縦型接合型電界効果トランジスタがノーマリオフ特性を示すように決定されている、請求項5~7の何れか一項に記載の縦型接合型電界効果トランジスタ。

【請求項12】 前記チャネル半導体部は、低濃度層と高濃度層とが交互に 積層されている構造を有する、請求項1~11の何れか一項に記載の縦型接合型 電界効果トランジスタ。

【請求項13】 前記ドリフト半導体部は、


前記ドレイン半導体部の主面と交差する基準面に沿って延び前記ドレイン半導体部の導電型と同一の導電型を有し、前記チャネル半導体部に電気的に接続される導電半導体領域と、

前記導電半導体領域に隣接して設けられ前記ドレイン半導体部の導電型と逆導 電型を有し、前記埋込半導体部に電気的に接続される非導電半導体領域とを有し

前記導電半導体領域と前記非導電半導体領域とが、前記ドリフト半導体部の第 1から第4の領域が並ぶ方向と同一の方向に形成されている、請求項1~11の 何れか一項に記載の縦型接合型電界効果トランジスタ。

【請求項14】 前記ドリフト半導体部は、

前記ドレイン半導体部の主面と交差する基準面に沿って延び前記ドレイン半導



前記導電半導体領域に隣接して設けられ前記ドレイン半導体部の導電型と逆導 電型を有し、前記埋込半導体部に電気的に接続される非導電半導体領域とを有し

前記導電半導体領域と前記非導電半導体領域とが、前記ドリフト半導体部の第 1から第4の領域が並ぶ方向と交差する方向に形成されている、請求項1~11 の何れか一項に記載の縦型接合型電界効果トランジスタ。

【請求項15】 前記ドレイン半導体部、前記ドリフト半導体部、前記埋込半導体部、前記ゲート半導体部、前記チャネル半導体部、前記接続半導体部、及び前記ソース半導体部は、ワイドギャップ半導体材料であるSiC又はGaNにより形成される、請求項1~14の何れか一項に記載の縦型接合型電界効果トランジスタ。

【請求項16】 第1導電型の基板上に、第1導電型の第1半導体層を形成 する工程を備え、前記第1半導体層の主面は、所定の軸方向に順に配置された第 1から第4の領域を有しており、

前記第1半導体層の主面の第1から第3の領域に第2導電型のドーパントを導入して、埋込半導体部を形成する工程を備え、

前記第1半導体層上に第1導電型の第2半導体層を形成する工程を備え、

前記第2半導体層上に第1導電型のソース半導体層を形成する工程を備え、

前記第1半導体層の主面の少なくとも第2、第3、第4の何れかの領域上の前記ソース半導体層を、前記第1半導体層に到達するようにエッチングして前記第2半導体層の所定領域を露出する工程を備え、

前記所定領域は、前記所定の軸方向に延びる複数の第1の部分と、該複数の部分を含むように規定された第2の部分とを有しており、

ゲート半導体部のための第2導電型のドーパントを前記複数の第1の部分に導入して第2導電型の第1の半導体部を形成する工程を備える、縦型接合型電界効果トランジスタの製造方法。

【請求項17】 ゲート半導体部のための第2導電型のドーパントを前記第

2の部分に導入して第2導電型の第2の半導体部を形成する工程を更に備え、

前記第2の半導体部の深さは前記第1の半導体部の深さより浅い、請求項16 に記載の縦型接合型電界効果トランジスタの製造方法。

【請求項18】 前記第1の半導体部は前記埋込半導体部に接続されるよう に形成される、請求項16又は17に記載の縦型接合型電界効果トランジスタの 製造方法。

【請求項19】 第1導電型の基板上に、第1導電型の第1半導体層を形成 する第1半導体層形成工程を備え、

前記第1半導体層の主面は、所定の軸方向に順に配置された第1から第4の領 域を有しており、

前記第1半導体層の主面の第1から第3の領域に第2導電型のドーパントを導 入して、埋込半導体部を形成する埋込半導体部形成工程を備え、

前記第1半導体層上に第1導電型の第2半導体層を形成する第2半導体層形成 工程を備え、

前記第1半導体層の主面の第2及び第3の領域上の前記第2半導体層に、ゲー ト半導体部のための第2導電型のドーパントを所定の深さで導入して第2導電型 の第2の半導体領域を形成する第2半導体領域工程を備え、


所望の数の前記第2半導体層が得られるまで前記第2半導体層形成工程及び前 記第2半導体領域工程を繰り返して、積層された複数のゲート半導体部及びチャ ネル半導体部を形成するチャネル半導体部形成工程を備え、

前記チャネル半導体部上にソース半導体部を形成するソース半導体部形成工程 を備える、縦型接合型電界効果トランジスタの製造方法。

【請求項20】 前記第2半導体層形成工程では、所定の厚さを有する第1 導電型の第2半導体層を前記第1半導体層上に形成し、

前記チャネル半導体部形成工程では、前記第2半導体層内の所定の深さで濃度 が極大になるように第2導電型のドーパントを導入して、積層された複数のゲー ト半導体部及びチャネル半導体部を形成する、請求項19に記載の縦型接合型電 界効果トランジスタの製造方法。

【請求項21】 前記チャネル半導体部形成工程では、前記第2半導体層内



【請求項22】 前記チャネル半導体部形成工程は、前記第2半導体層内を 互いに接続するように第2導電型の第2の半導体接続領域を形成する接続領域形 成工程を含む、請求項19~21の何れか一項に記載の縦型接合型電界効果トラ ンジスタの製造方法。

【請求項23】 前記第1半導体層を形成する工程では、前記第1導電型の基板と同一導電型の導電半導体層を形成し、前記導電半導体層と逆導電型の非導電半導体層を前記導電半導体層上に形成し、前記導電半導体層が前記チャネル半導体部と電気的に接続されるように、前記第1半導体層を形成する、請求項16~22の何れか一項に記載の縦型接合型電界効果トランジスタの製造方法。

【請求項24】 前記第1半導体層を形成する工程では、前記第1導電型の基板と逆導電型の非導電半導体層を形成し、前記非導電半導体層と逆導電型の導電半導体層を前記非導電半導体層上に形成し、前記導電半導体層が前記チャネル半導体部と電気的に接続されるように、前記第1半導体層を形成する、請求項16~22の何れか一項に記載の縦型接合型電界効果トランジスタの製造方法。

【請求項25】 前記第1半導体層を形成する工程では、前記基板の主面と 交差する方向に前記導電半導体層と前記非導電半導体層とを形成することにより 前記第1半導体層を形成する、請求項16~22の何れか一項に記載の縦型接合 型電界効果トランジスタの製造方法。

【請求項26】 前記ソース半導体部及び前記第2の半導体部と電気的に接続されたソース電極を更に備え、

前記埋込半導体部は、前記第2の半導体部を介して前記ソース電極に電気的に接続される、請求項3に記載の縦型接合型電界効果トランジスタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トラン



ジスタの製造方法に関する。

[0002]

【従来の技術】

接合型電界効果トランジスタ(JFET: Junction Field Effect Transistor)は、ゲート電圧によりソース電極とドレイン電極間の電流を制御する電圧制御半導体デバイスである。詳細には、JFETは、ソース電極とドレイン電極との間に位置しゲート電極と接するチャネル領域を有し、ゲート半導体層とチャネル半導体層とにより形成されるpn接合によって生じる空乏層の厚さを、ゲート電極に加える電圧によって変化させ、チャネル領域を流れるドレイン電流を制御するデバイスである。

[0003]

今日、シリコンを半導体材料とする半導体デバイスが主流となっている。シリコン系パワー半導体デバイスにおいて、デバイスの耐圧によって使用されるデバイスタイプが異なり、デバイス耐圧が200V以下の低圧系ではMOSFET(金属/酸化膜/半導体 電界効果トランジスタ)が主流であり、デバイス耐圧がそれ以上の高圧系ではIGBT(絶縁ゲートバイポーラトランジスタ)、サイリスタなどが主流である。


[0004]

JFETに関しては、JFETの一種である静電誘導トランジスタ(SIT)がパワー半導体として開発及び製品化されている。SITは、JFETと同様のデバイス構造を有するが、JFETの静特性が飽和を有する五極管特性であるのに対して、SITの静特性は非飽和を特徴とする三極管特性である。

[0005]

【発明が解決しようとする課題】

近年、炭化珪素(SiC)、窒化ガリウム(GaN)などのワイドギャップ半導体材料が、シリコンよりも高耐圧かつ低損失、高出力で高周波動作などの優れたパワー半導体デバイスを実現可能な半導体材料として注目されている。特に、高耐圧、低損失に関しては、耐圧1kVでは、シリコンに比べて2桁以上もの低損失化が期待できる。しかしながら現状では、MOS構造デバイスにおいては、



[0006]

パワーデバイスタイプとして、MOS構造の優位性は、電圧駆動でノーマリオフ型であることである。そこで、発明者らは、シリコンではあまり開発されていない、結晶内部の移動度によりその特性が特徴づけられるJFETに着目し、高耐圧の低損失デバイスを検討するに至った。加えて、ノーマリオフ型デバイスのJFETは可能である。また、基板の表面から裏面に向かう方向に電流を流す構造がパワーデバイスとして好ましい構造であると判断して、縦型JFETの検討を行った。

[0007]

そこで、本発明の目的は、高ドレイン耐圧を維持しつつ低損失な縦型接合型電 界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法を提供す ることである。


[0008]

【課題を解決するための手段】

まず、この縦型JFETの構造において、低損失を実現するために検討を続けた結果、次のような発明をするに至った。

[0009]

本発明に係る縦型接合型電界効果トランジスタは、ドレイン半導体部と、ドリフト半導体部と、埋込半導体部と、チャネル半導体部と、ソース半導体部と、ゲート半導体部とを備える。ドリフト半導体部は、ドレイン半導体部の主面上に設けられ、この主面と交差する所定の軸方向に延びる第1、第2、第3及び第4の領域を有する。埋込半導体部は、ドリフト半導体部の導電型と逆導電型を有し、ドリフト半導体部の第1、第2及び第3の領域上に設けられている。チャネル半導体部は、埋込半導体部に沿って設けられ、埋込半導体部の導電型と逆導電型を有し、ドリフト半導体部の第4の領域に電気的に接続されている。ソース半導体部は、ドリフト半導体部の第1の領域及びチャネル半導体部上に設けられている。ゲート半導体部は、ドレイン半導体部の導電型と逆導電型を有し、第3及び第




[0010]

この様な縦型接合型電界効果トランジスタによれば、埋込半導体部及びチャネル半導体部をドリフト半導体部上に配置できる。この構造では、チャネル半導体部の損失とがリフト半導体部の損失との和がデバイスの基本損失となる。このため、チャネル半導体部のみによりデバイスの耐圧を高耐圧にすると、チャネルの不純物濃度は低くなり、チャネル長も長くなり、デバイスの損失は大きくなる。そこで、本発明の構造のように、ドレイン電流を制御するチャネル半導体部とデバイスの耐圧を担うドリフト半導体部とを設けることにより、以下に示す効果がある。第一に、チャネル半導体部は不純物濃度を高くでき、かつ、チャネル長を短くできるので、チャネル半導体部の損失を小さくできる。第二に、ドリフト半導体部は、その不純物濃度及び厚さにより所望のドレイン耐圧を得ることができ、損失を最小限度にとどめることが可能となる。第三に、ドリフト半導体部とチャネル半導体部とを縦方向に積層することにより、限られた面積におけるデバイス損失が低減される。

[0011]

また、縦型接合型電界効果トランジスタは、ドレイン半導体部と、ドリフト半導体部と、埋込半導体部と、チャネル半導体部と、ソース半導体部と、複数のゲート半導体部とを備える。ドリフト半導体部は、ドレイン半導体部の主面上に設けられ、この主面と交差する所定の軸方向に延びる第1、第2、第3及び第4の領域を有する。埋込半導体部は、ドリフト半導体部の導電型と逆導電型を有し、ドリフト半導体部の第1、第2及び第3の領域上に設けられている。チャネル半導体部は、埋込半導体部に沿って設けられ、埋込半導体部の導電型と逆導電型を有し、ドリフト半導体部の第4の領域に電気的に接続されている。ソース半導体部は、ドリフト半導体部の第1の領域及びチャネル半導体部上に設けられている。複数のゲート半導体部は、ドレイン半導体部の導電型と逆導電型を有し、第3及び第4の領域及びチャネル半導体部上に設けられている。複数のゲート半導体



[0012]

この様なトランジスタによれば、複数のゲート半導体部の間にチャネル半導体 部を有するので、チャネル半導体部は両側から制御される。故に、チャネルの厚 さを大きくでき、損失を小さくできる。


[0013]

また、縦型接合型電界効果トランジスタは、ドレイン半導体部と、ドリフト半 導体部と、埋込半導体部と、チャネル半導体部と、ゲート半導体部とを備える。 ドリフト半導体部は、ドレイン半導体部の主面上に設けられ、この主面と交差す る所定の軸方向に延びる第1、第2、第3及び第4の領域を有する。埋込半導体 部は、ドリフト半導体部の主面上に設けられ、この主面と交差する所定の軸方向 に延びる第1、第2及び第3の領域上に設けられている。チャネル半導体部は、 埋込半導体部に沿って設けられ、埋込半導体部の導電型と逆導電型を有し、ドリ フト半導体部の第4の領域に電気的に接続されている。ゲート半導体部は、ドリ フト半導体部の導電型と逆導電型を有し、第3及び第4の領域及びチャネル半導 体部上に設けられている。ゲート半導体部は、第3の領域から第4の領域に向か う方向に延びる複数の凸部を有しており、凸部の間にはチャネル半導体部が設け られており、ドリフト半導体部は埋込半導体部に接続されている。ドリフト半導 体部は、ドレイン半導体部の主面と交差する軸方向に延びる第5の領域を有し、 ドレイン半導体部の導電型と逆導電型を有し、第5の領域上に設けられた第2の 半導体部を更に備える。第2の半導体部は、埋込半導体部からソース半導体部に 沿って所定の軸方向に延びる。

[0014]

この様なトランジスタによれば、埋込半導体部とゲート半導体部の間にチャネル半導体部を有するので、チャネル半導体部は両側から制御される。故に、チャネルの厚さを大きくでき、損失を小さくできる。

[0015]



[0016]

このようなトランジスタによれば、チャネル半導体部とソース半導体部との間に第1の半導体部が設けられる。この構造により、エッチングに伴うチャネル半導体部の厚さの公差を吸収できる。したがって、縦型接合型電界効果トランジスタの電気的特性の個体差を小さくできる。

[0017]

縦型接合型電界効果トランジスタは、ドレイン半導体部と、ドリフト半導体部 と、埋込半導体部と、複数のゲート半導体部と、チャネル半導体部と、接続半導 体部と、第1の集合半導体部と、第2の集合半導体部と、ソース半導体部とを備 える。ドリフト半導体部は、ドレイン半導体部の主面上に設けられ、この主面に 沿って延びる基準面と交差する所定の軸方向に延びる第1から第5の領域を有す る。埋込半導体部は、ドリフト半導体部の導電型と逆導電型を有し、ドリフト半 導体部の第1から第4の領域上に基準面に沿って設けられている。複数のゲート 半導体部は、ドリフト半導体部の第2から第4の領域上に基準面に沿って設けら れ、埋込半導体部の導電型と同一導電型を有する。チャネル半導体部は、埋込半 導体部と複数のゲート半導体部との間、及び複数のゲート半導体部の間に設けら れ、埋込半導体部の導電型と逆導電型を有する。接続半導体部は、埋込半導体部 及びチャネル半導体部の導電型と同一の導電型を有し、所定の軸方向に延び、埋 込半導体部と複数のゲート半導体部とを接続する。第1の集合半導体部は、 ド リフト半導体部の第1の領域上においてチャネル半導体部を接続する。第2の集 合半導体部は、ドリフト半導体部の第5の領域上においてチャネル半導体部を接 続する。ソース半導体部は、ドリフト半導体部の第1の領域上に設けられ、第1 の集合半導体部に接続される。

[0018]

この様な縦型接合型電界効果トランジスタは、埋込半導体部と複数のゲート半

14/



導体部との間にチャネル領域が設けられている。したがって、ゲート半導体部が 制御できるチャネル領域を増やすことができる。また、埋込半導体部とチャネル 半導体部とをドリフト半導体部上に配置できる。故に、ドリフト半導体部の厚さ により所望のドレイン耐圧を得ることができる。

[0019]

更に、縦型接合型電界効果トランジスタは、ドレイン半導体部と、ドリフト半 導体部と、埋込半導体部と、複数のゲート半導体部と、チャネル半導体部と、接 続半導体部と、第1の集合半導体部と、第2の集合半導体部と、ソース半導体部 と第3の接続半導体部とを備える。ドリフト半導体部は、ドレイン半導体部の主 面上に設けられ、この主面に沿って延びる基準面と交差する所定の軸方向に延び る第1から第5の領域を有する。埋込半導体部は、ドリフト半導体部の導電型と 逆導電型を有し、ドリフト半導体部の第1から第4の領域上に基準面に沿って設 けられている。複数のゲート半導体部は、ドリフト半導体部の第2から第4の領 域上に基準面に沿って設けられ、埋込半導体部の導電型と同一導電型を有する。 チャネル半導体部は、埋込半導体部と複数のゲート半導体部との間、及び複数の ゲート半導体部の間に設けられ、埋込半導体部の導電型と逆導電型を有する。接 続半導体部は、チャネル半導体部の導電型と同一の導電型を有し、複数のゲート 半導体部を接続する。第1の集合半導体部は、ドリフト半導体部の第1の領域上 においてチャネル半導体部を接続する。第2の集合半導体部は、ドリフト半導体 部の第5の領域上においてチャネル半導体部を接続する。ソース半導体部は、ド リフト半導体部の第1の領域上に設けられ、第1の集合半導体部に接続される。 ドリフト半導体部は、主面上に設けられ、この主面と交差する方向に延びる第6 の領域を有する。第3の接続半導体部は、ドレイン半導体部の導電型と逆導電型 を有し、第6の領域上に設けられている。第3の接続半導体部は、第1の集合半 導体部に沿って設けられている。

[0020]

これにより、複数のゲート半導体部は、第3の接続半導体部を介して埋込半導体部と電気的に接続される。これにより、埋込半導体部と複数のゲート半導体部とを共にゲートとして使用できる。したがって、制御できるチャネルの厚さが増



す。

[0021]

縦型接合型電界効果トランジスタにおいて、ゲート半導体部及びチャネル半導体部の厚さは、ドリフト半導体部の第1の領域上の埋込半導体部とソース半導体部との間隔より小さいことが好ましい。

[0022]

また、縦型接合型電界効果トランジスタにおいて、ドリフト半導体部の第2から第4の領域上の複数のゲート半導体部及びチャネル半導体部の厚さは、ドリフト半導体部の第1の領域上の埋込半導体部とソース半導体部との間隔より小さいことが好ましい。

[0023]

これらのトランジスタによれば、埋込半導体部をソース半導体部から離すことができる。これにより、ゲートとソース間の耐圧が向上される。また、チャネル 半導体部とソース半導体部との距離は、縦方向にとられるので、この距離を大き くとってもトランジスタのチップサイズは大きくならない。

[0024]

好ましくは、縦型接合型電界効果トランジスタにおいて、ゲート半導体部の凸部の間隔は、当該縦型接合型電界効果トランジスタがノーマリオフ特性を示すように決定されている。

[0025]


好ましくは、縦型接合型電界効果トランジスタにおいて、ゲート半導体部の凸部の間隔、及びゲート半導体部の凸部と埋込半導体部との間隔は、当該縦型接合型電界効果トランジスタがノーマリオフ特性を示すように決定されている。

[0026]

好ましくは、縦型接合型電界効果トランジスタにおいて、各ゲート半導体部の 間隔、及びゲート半導体部と埋込半導体部との間隔は、当該縦型接合型電界効果 トランジスタがノーマリオフ特性を示すように決定されている。

[0027]

これらの縦型接合型電界効果トランジスタによれば、チャネル半導体部の厚さ



[0028]


縦型接合型電界効果トランジスタによれば、チャネル半導体部は、低濃度層と高濃度層とが交互に積層されている構造を有する。各層の厚さは、 $nm(ナノメータ:10^{-9}m)$ オーダである。この構造により、多数のキャリアが存在する高濃度層から、量子効果により、キャリア移動度の大きい低濃度層へキャリアが浸みだす。その結果、チャネル半導体部に流れる電流が増大し、チャネル半導体部の損失が低減される。。

[0029]

縦型接合型電界効果トランジスタのドリフト半導体部は、ドレイン半導体部の 主面と交差する基準面に沿って延びドレイン半導体部の導電型と同一の導電型を 有しチャネル半導体部に電気的に接続される導電半導体領域と、当該導電半導体 領域に隣接して設けられドレイン半導体部の導電型と逆導電型を有し埋込半導体 部に電気的に接続される非導電半導体領域とを有することが好ましい。また、導 電半導体領域と非導電半導体領域とが、ドリフト半導体部の第1から第4の領域 が並ぶ方向と同一の方向、あるいは交差する方向に形成されていることが好まし い。

[0030]

このような縦型接合型電界効果トランジスタによれば、ドリフト半導体部の損失を小さくできる。すなわち、ゲート半導体部にドレイン電流が流れるように電圧を印加すると、チャネル半導体部で制御されたドレイン電流は、ドリフト半導体部の導電半導体領域を経由してドレイン半導体部に達する。一方、ゲート半導体部にドレイン電流が流れないように電圧を印加すると、ドリフト半導体部の導電半導体領域及び非導電半導体領域が、共に空乏化されるように不純物濃度及び



[0031]


このような縦型接合型電界効果トランジスタでは、ワイドギャップ半導体材料であるSiCやGaN等により、ドレイン半導体部、ドリフト半導体部、埋込半導体部、ゲート半導体部、チャネル半導体部、接続半導体部、及びソース半導体部などの各半導体部を形成することが好ましい。ワイドギャップ半導体は、シリコンに比べてバンドギャップが大きく最大絶縁破壊強度が大きいなど、パワーデバイス半導体材料として優れた特性を有する。したがって、特にシリコンと比較して低損失が実現できる。

[0032]

縦型接合型電界効果トランジスタの製造方法は、第1導電型の基板上に、第1 導電型の第1半導体層を形成する工程を備え、第1半導体層の主面は、所定の軸 方向に順に配置された第1から第4の領域を有しており、第1半導体層の主面の 第1から第3の領域に第2導電型のドーパントを導入して、埋込半導体部を形成 する工程を備え、第1半導体層上に第1導電型の第2半導体層を形成する工程を 備え、第2半導体層上に第1導電型のソース半導体層を形成する工程を備え、第 1半導体層の主面の少なくとも第2、第3、第4の何れかの領域上のソース半導 体層を、第1半導体層に到達するようにエッチングして第2半導体層の所定領域 を露出する工程を備え、所定領域は、所定の軸方向に延びる複数の第1の部分と 、該複数の部分を含むように規定された第2の部分とを有しており、ゲート半導 体部のための第2導電型のドーパントを複数の第1の部分に導入して第2導電型 の第1の半導体部を形成する工程を備える。

[0033]

縦型接合型電界効果トランジスタの製造方法において、ゲート半導体部のため



[0034]

縦型接合型電界効果トランジスタの製造方法において、第1の半導体部は埋込 半導体部に接続されるように形成されることが好ましい。

[0035]


縦型接合型電界効果トランジスタの製造方法は、第1導電型の基板上に、第1 導電型の第1半導体層を形成する第1半導体層形成工程を備え、第1半導体層の 主面は、所定の軸方向に順に配置された第1から第4の領域を有しており、第1 半導体層の主面の第1から第3の領域に第2導電型のドーパントを導入して、埋 込半導体部を形成する埋込半導体部形成工程を備え、第1半導体層上に第1導電 型の第2半導体層を形成する第2半導体層形成工程を備え、第1半導体層の主面 の第2及び第3の領域上の第2半導体層に、ゲート半導体部のための第2導電型 のドーパントを所定の深さで導入して第2導電型の第2の半導体領域を形成する 第2半導体領域工程を備え、所望の数の第2半導体層が得られるまで第2半導体 層形成工程及び第2半導体領域工程を繰り返して、積層された複数のゲート半導 体部及びチャネル半導体部を形成するチャネル半導体部形成工程を備え、チャネ ル半導体部上にソース半導体部を形成するソース半導体部形成工程を備える。

[0036]

縦型接合型電界効果トランジスタの製造方法において、第2半導体層形成工程では、所定の厚さを有する第1導電型の第2半導体層を第1半導体層上に形成し、チャネル半導体部形成工程では、第2半導体層内の所定の深さで濃度が極大になるように第2導電型のドーパントを導入して、積層された複数のゲート半導体部及びチャネル半導体部を形成することが好ましい。

[0037]

縦型接合型電界効果トランジスタの製造方法において、チャネル半導体部形成 工程では、第2半導体層内の所定の深さで濃度が極大になるように第1のドーパント及び第2のドーパントを交互に導入して、積層された複数のゲート半導体部



[0038]

縦型接合型電界効果トランジスタの製造方法において、チャネル半導体部形成 工程は、第2半導体層内を互いに接続するように第2導電型の第2の半導体接続 領域を形成する接続領域形成工程を含むことが好ましい。

[0039]

縦型接合型電界効果トランジスタの製造方法において、第1半導体層を形成する工程では、第1導電型の基板と同一導電型の導電半導体層を形成し、導電半導体層と逆導電型の非導電半導体層を導電半導体層上に形成し、導電半導体層がチャネル半導体部と電気的に接続されるように、第1半導体層を形成することが好ましい。

[0040]

縦型接合型電界効果トランジスタの製造方法において、第1半導体層を形成する工程では、第1導電型の基板と逆導電型の非導電半導体層を形成し、非導電半 導体層と逆導電型の導電半導体層を非導電半導体層上に形成し、導電半導体層が チャネル半導体部と電気的に接続されるように、第1半導体層を形成することが 好ましい。

[0041]


縦型接合型電界効果トランジスタの製造方法において、第1半導体層を形成する工程では、基板の主面と交差する方向に導電半導体層と非導電半導体層とを形成することにより第1半導体層を形成することが好ましい。

[0042]

縦型接合型電界効果トランジスタにおいて、ソース半導体部及び第2の半導体部と電気的に接続されたソース電極を更に備え、埋込半導体部は第2の半導体部を介してソース電極に電気的に接続されることが好ましい。

[0043]

この様な縦型接合型電界効果トランジスタによれば、ソース電極に第2の半導体部を接続することにより、埋込半導体部とソース半導体部とが同一のソース電極に電気的に接続される。これにより、ゲート・ドレイン間の容量成分が、ゲー



【発明の実施の形態】

[0044]

以下、添付図面を参照して、本発明に係る縦型接合型電界効果トランジスタの 好適な実施形態について詳細に説明する。なお、以下の説明において、同一又は 相当する要素には、同一の符号を付し、重複する説明は省略する。また、図中の トランジスタのアスペクト比は、実際のトランジスタのものと必ずしも一致する ものではない。

[0045]

(第1の実施形態)

図1 (a)は、第1の実施形態における縦型JFET1aの斜視図である。図1 (a)に示す様に、縦型JFET1aは、n+型ドレイン半導体部2と、n型ドリフト半導体部3と、p+型埋込半導体部4と、n型チャネル半導体部5と、n+型ソース半導体部7、p+型ゲート半導体部8とを有する。

[0046]


縦型JFET1aは、この素子の一方の面から他方の面に向かう方向(以下、「電流方向」と記す。)に、多数キャリアが移動する縦型構造を有する。図1(a)には、座標系が示されている。この座標は、JFETの電流方向をy軸に合わせるように規定されている。

[0047]

n+型ドレイン半導体部 2 は、対向する一対の面を有する。また、n+型ドレイン半導体部 2 は、ドーパントが添加された基板であることができ、好適な実施例では、この基板は、SiC(炭化珪素)により形成されている。SiCに添加されるドーパントとしては、周期律表第 5 族元素であるN(窒素)、P(リン)、As(砒素)といったドナー不純物が利用できる。n+型ドレイン半導体部 2 は、一対の面の一方(裏面)にドレイン電極 2 a を有する。ドレイン電極 2 a は金属で形成されている。

[0048]

n型ドリフト半導体部3は、n+型ドレイン半導体部2の一対の面の他方(表



[0049]

p+型埋込半導体部4は、第1、第2、第3の領域3a,3b,3c上に設けられている。埋込半導体部4の導電型はドリフト半導体部3の導電型と反対である。埋込半導体部4のp型ドーパント濃度は、ドリフト半導体部3のn型ドーパント濃度よりも高い。好適な実施例では、p+型埋込半導体部4は、ドーパントが添加されたSiC(炭化珪素)により形成されている。このドーパントとしては、周期律表第3族元素であるB(硼素)、A1(アルミニウム)といったアクセプタ不純物が利用できる。

[0050]

n型チャネル半導体部5は、第1~第3の領域3a,3b,3c及びp+型埋込半導体部4上と、第4の領域3d上とに設けられている。n型チャネル半導体部5は、p+型埋込半導体部4に沿って所定の軸方向(図1(a)のy軸方向)に延びる。n型チャネル半導体部5は、第4の領域3dにおいてn型ドリフト半導体部3と電気的に接続されている。チャネル半導体部5の導電型は埋込半導体部4の導電型と反対であるので、埋込半導体部4とチャネル半導体部5との界面にはpn接合が形成される。n型チャネル半導体部5のドーパント濃度は、n+型ドレイン半導体部2のドーパント濃度よりも低い。好適な実施例では、n型チャネル半導体部5は、ドーパントが添加されたSiCにより形成されている。

[0051]



n+型ソース半導体部7は、第1の領域3a及びn型チャネル半導体部5上に設けられている。ソース半導体部7は、ドレイン半導体部2の導電型と同一導電型を有する。ソース半導体部7は、チャネル半導体部5を介して、ドリフト半導体部3と接続されている。また、n+型ソース半導体部7上には、ソース電極7aが設けられている。ソース電極7aは金属で形成されている。n型ソース半導体部7上にはシリコン酸化膜といった絶縁膜9が設けられており、n型ソース半導体部7は絶縁膜9の開口部を介してソース電極7aと接続されている。

[0052]

p+型ゲート半導体部8は、図1(b)に示す様に、第3及び第4の領域3c , 3 d 及びチャネル半導体部 5 上に設けられている。 p +型ゲート半導体部 8 は 、第3の領域3cから第4の領域3dに向かう方向(図中y軸方向)に延びる凸 部8b,8c,8dを有する。凸部8b,8c,8dは、埋込半導体部4に達す るように延びている。凸部8b,8c,8dは、第3の領域3c上において埋込 半導体部4と電気的に接続されている。凸部8b,8c,8dの間にはn型チャ ネル半導体部5が設けられている。ゲート半導体部8の導電型はチャネル半導体 部5の導電型と反対であるので、ゲート半導体部8とチャネル半導体部5との界 面にはpn接合が形成される。n型チャネル半導体部5を流れるドレイン電流は 、 p+型埋込半導体部 4 と p+型ゲート半導体部 8 とによって制御される。ゲート 半導体部8のp型ドーパント濃度は、チャネル半導体部5のn型ドーパント濃度 よりも高い。好適な実施例では、p+型ゲート半導体部8は、ドーパントが添加 されたSiCにより形成されている。好適な実施例では、チャネル長(図中y軸 方向)は、チャネル厚(図中z軸方向)の10倍より大きい。p+型ゲート半導 体部8の表面上には、ゲート電極8aが設けられている。ゲート電極8aは金属 で形成されている。ソース電極7aは金属で形成されている。p+型ゲート半導 体部8上にはシリコン酸化膜といった絶縁膜9が設けられており、p+型ゲート 半導体部8は絶縁膜9の開口部を介してゲート電極8aと接続されている。矢印 eは、ソース半導体部7からドレイン半導体部2に流れる電流の経路を示す。

[0053]

(第2の実施形態)



次に、縦型JFET1aの製造方法について説明する。図2(a)~図2(c)、図3(a)及び図3(b)、図4(a)及び図4(b)、図5(a)及び図5(b)、図6(a)及び図6(b)、図7(a)及び図7(b)、図8は、第2の実施形態に係る縦型JFET1aの製造工程を示す斜視図である。

[0054]

(ドレイン半導体膜形成工程)

まず、図2(a)に示す様に基板を準備する。基板としては、n+型SiC半 導体基板が例示される。基板のドーパント濃度は、この基板がドレイン半導体部 2として利用できる程度に高濃度である。

[0055]

(ドリフト半導体膜形成工程)

[0056]

(埋込半導体部形成工程)

図2(c)を参照して、ゲート半導体部を形成する工程について説明する。所定の軸方向(図中x軸方向)に延びるパターンを有するマスクM1を形成する。このマスクM1を用いて、Si C膜3上に形成された領域3 e にドーパントA1 を選択的にイオン注入して、所定の深さを有するp+型埋込半導体部4を形成する。p+型埋込半導体部4の深さD1は、例えば、 1.2μ m程度である。p+型埋込半導体部4のドーパント濃度は、例えば、 1.2μ m程度である。p+型埋込半導体部6のドーパント濃度は、例えば、 $1 \times 1.0 \times$

[0057]

(チャネル半導体膜形成工程)

図3 (a) に示す様に、p+型埋込半導体部4の表面及びSiC膜3上にSi



C膜5をエピタキシャル成長法により形成する。SiC膜5の膜厚T2は、例えば、0.1μm程度である。SiC膜5の導電型は、ドレイン半導体部2の導電型と同一である。また、SiC膜5のドーパント濃度は、ドレイン半導体部2のドーパント濃度よりも低い。SiC膜5のドーパント濃度は、例えば、1×1017/cm³程度である。このSiC膜5からは、n型チャネル半導体部が形成される。なお、本実施形態では、n型ドリフト半導体部、及びn型チャネル半導体部のために単一のSiC膜を形成したけれども、ドリフト半導体部及びチャネル半導体部の各々のためにSiC膜を繰り返して成膜する複数の成膜工程を含むようにしてもよい。また、SiC膜3がドリフト半導体部及びチャネル半導体部として働くように、所望のドーパント濃度プロファイルをSiC膜に対して採用できる。

[0058]

(ソース半導体膜形成工程)

図3(b)に示す様に、SiC膜5の表面に、エピタキシャル成長法により、n+型ソース半導体部のためのSiC膜7を形成する。SiC膜7の膜厚T3は、例えば、0.2μm程度である。SiC膜7の導電型は、ドレイン半導体部2の導電型と同一である。また、SiC膜7のドーパント濃度は、SiC膜5のドーパント濃度よりも高い。

[0059]

(ソース半導体部形成工程)

図4 (a)を参照して、ソース半導体部を形成する工程について説明する。所定の軸方向(図中 x 軸方向)に延びるパターンを有するマスクM2を形成する。マスクM2を用いて、n+型ソース膜7とSiC膜5とを選択的にエッチングする。その結果、マスクM2で覆われたn+型ソース層7とSiC膜5の部分がエッチングされずに残り、n+型ソース半導体部のための半導体部が形成される。この半導体部を形成した後、マスクM2を除去する。

[0060]

(p+型半導体領域形成工程)

図4 (b)を参照して、p+型半導体領域を形成する工程について説明する。



所定形状のパターンを有するマスクM3を形成する。マスクM3によりSi C膜 5上に規定された領域5a, 5b, 5cにドーパントA2を選択的にイオン注入して、所定の深さを有するp+型半導体領域81, 82, 83を形成する。p+型 半導体領域81, 82, 83のドーパント濃度は、例えば、 $1 \times 10^{18}/c$ m^3 程度である。p+型半導体領域を形成した後、マスクM3を除去する。

[0061]

(p+型半導体部形成工程)

図5 (a) を参照して、p+型半導体部を形成する工程について説明する。所定形状のパターンを有するマスクM4を形成する。マスクM4によりSi C膜5 上に規定された領域(例えば、領域5a ~ 5 c を含む領域5a ~ 5 e)にドーパントA3を選択的にイオン注入して所定の深さを有するp+型半導体層84, 85を形成する。p+型半導体層84, 85のドーパント濃度は、例えば、 1×1 018/cm3程度である。また、表面近傍の濃度は、 1×1 019 $\sim 1\times 1$ 020/cm3程度である。p+型半導体層を形成した後、マスクM4を除去する。なお、p+型半導体層形成工程とp+型半導体部形成工程を行う順序は可換である。

[0062]

(熱酸化工程)

図 5 (b) を参照して、縦型 J F E T 1 a を熱酸化する工程について説明する。縦型 J F E T 1 a に熱酸化処理を施す。熱酸化処理は、高温(例えば約 1 2 0 0 $^{\circ}$ C) で S i C を酸化性雰囲気に晒すと、各半導体部中のシリコンが酸素と化学反応してシリコン酸化膜 (S i O₂) が形成される。その結果、各半導体部の表面が酸化膜 9 により覆われる。

[0063]

(開口部形成工程)

図6 (a) を参照して、ソース電極及びゲート電極を形成するための開口部を 形成する工程について説明する。フォトレジストのマスクを用いて、酸化膜9を 選択的にエッチングして開口部9a,9bを形成する。開口部9a,9bでは、 ソース半導体部7及びゲート半導体部8の表面部分がそれぞれ露出している。こ れらの露出部分がそれぞれソース電極及びゲート電極への導通部分となる。開口



[0064]

(電極形成工程)

図6(b)を参照して、電極を形成する工程について説明する。まず、縦型JFET1aの表面に、例えばニッケル(Ni)といったオーミックコンタクト電極用の金属膜を堆積する。次に、ソース電極用開口部9aとゲート電極用開口部9bにのみNiを残す様に、フォトレジストのマスクを形成して、Ni金属膜をエッチングし、レジストを除去する。続いて、高温(例えば、Niの場合1000℃程度)の窒素、アルゴン等の不活性ガス雰囲気中で熱処理することにより、オーミックコンタクトを形成する。オーミックコンタクト電極用の金属膜の材料としては、Ni、タングステン(W)、チタン(Ti)などであってもよく、これらに限定されない。

さらに、アルミニウム(A 1)といった電極用金属膜を堆積する。所定の形状を有するフォトレジストのマスクを形成する。このマスクを用いて、電極用の金属膜を選択的にエッチングする。その結果、レジストパターンで覆われた電極用の金属膜の部分がエッチングされずに残り、ソース電極 7 a 及びゲート電極 8 a となる。電極用金属膜の材料としては、アルミニウム合金や銅(C u)、タングステン(W)であってもよく、これらに限定されない。電極を形成した後、レジストマスクを除去する。

[0065]

以上説明した工程により、第1の実施形態に示された縦型JFET1aが完成した。縦型JFET1aの構造では、p+型埋込半導体部4及びp+型ゲート半導体部8をn型ドリフト半導体部3上に配置できる。故に、チップサイズを大きくすることなく、n型ドリフト半導体部3の厚さにより所望のドレイン耐圧を得ることができる。したがって、ソースとドレイン間の耐圧を向上できる。また、n型チャネル半導体部5の下だけでなく、p+型埋込半導体部4の下に位置するn型ドリフト半導体部3にもキャリアが流れる。したがって、耐圧を維持しつつオン抵抗を下げることができる。つまり、本構造は高耐圧JFETに好適である。

[0066]

縦型JFET1aは、p+型埋込半導体部4とp+型ゲート半導体部8との間に n型チャネル半導体部5が設けられると共に、p+型ゲート半導体部8の凸部間 にもn型チャネル半導体部5が設けられる。この構造によれば、n型チャネル半導体部5の片側からチャネルを制御する場合に比べて、制御できるチャネルの幅が増す。p+型埋込半導体部4とp+型ゲート半導体部8との間隔Aが、p+型ゲート半導体部8の凸部間の間隔Bよりも広い場合には、間隔Bにより縦型JFET1aの閾値が決定される。反対に、p+型埋込半導体部4とp+型ゲート半導体部8との間隔Aが、p+型ゲート半導体部8の凸部間の間隔Bよりも狭い場合には、間隔Aにより縦型JFET1aの閾値が決定される。

[0067]

また、本実施形態では、ドレイン、ソース、ゲートの半導体部をSiCにより 形成した。SiCは、Si(珪素)やGaAs(ガリウム砒素)といった半導体 に比べて以下の点において優位である。すなわち、高融点且つバンドギャップ(禁制帯幅)が大きいので、素子の高温動作が容易になる。また、絶縁破壊電界が 大きいので高耐圧化が可能となる。更には、熱伝導率が高いので大電流・低損失 化が容易になるといった利点がある。

[0068]

(第3の実施形態)

本実施形態は、縦型 J F E T 1 a の p +型半導体層形成工程及び p +型半導体部形成工程において、第 2 の実施形態と異なる製造方法に関する。すなわち、第 2 の実施形態では、イオン注入法によりゲート半導体部 8 を形成したが、本実施形態では、以下に示す工程を経てゲート半導体部 8 を形成する。なお、 p +型半導体層形成工程及び p +型半導体部形成工程以外の工程に関しては、その説明と図示は省略する。第 2 の実施形態と同様である各構成部分には同一の符合を付した

[0069]

(浅い凹部形成工程)

図7(a)を参照して、n型半導体層5に浅い凹部を形成する工程について説明する。浅い凹部形成工程は、第2の実施形態のソース半導体部形成工程に引き

続いて行われる。所定形状のパターンを有するフォトレジストマスクM5を形成する。マスクM5を用いて、n型半導体層5を選択的にエッチングする。エッチングの深さD5は、p+型埋込半導体部4に達する程度である。その結果、レジストパターンで覆われたn型半導体層5の部分がエッチングされずに残り、浅い凹部が形成される。浅い凹部を形成した後、マスクM5を除去する。

[0070]

(深い凹部形成工程)

図7(b)を参照して、n型半導体層5に深い凹部を形成する工程について説明する。所定形状のパターンを有するフォトレジストマスクM6を形成する。マスクM6を用いて、n型半導体層5を選択的にエッチングする。エッチングの深さD6は、p+型埋込半導体部4に達する程度である。その結果、レジストパターンで覆われたn型半導体層5の部分がエッチングされずに残り、所定の軸方向(図中y軸方向)に延びるストライプ状の深い凹部が形成される。深い凹部を形成した後、マスクM6を除去する。

[0071]

(ゲート半導体部形成工程)

図8を参照して、ゲート半導体部を形成する工程について説明する。n型ドリフト半導体層3、p+型埋込半導体層4、及びn型半導体層5の表面上にポリシリコンを堆積して、浅い凹部と深い凹部内にポリシリコン半導体部8を形成する。ポリシリコン膜は、化学気相成長法を用いて、例えば、SiH4(シラン)を熱分解することにより成長する。ポリシリコン半導体部8の導電型は、ドレイン半導体部2と逆導電型である。また、ポリシリコン半導体部8のドーパント濃度は、n型半導体層5のドーパント濃度よりも高い。ゲート半導体部形成工程に引き続いて、熱酸化工程以降の工程が行われる。第3の実施形態に示した製造方法によれば、チャネル半導体部とゲート半導体部とをヘテロ接合で形成することができる。

[0072]

(第4の実施形態)

次に、図9を参照して、第1の実施形態の変形である第4の実施形態について

説明する。第4の実施形態における縦型JFETに関して、第1の実施形態において説明した縦型JFET1aの構成と同様である各構成要素には、同一の符合を付した。以下、第1の実施形態とは異なるチャネル半導体部の構成について説明する。

[0073]


図9は、第4の実施形態における縦型JFET1bの斜視図である。第4の実 施形態と第1の実施形態とは、p+型ゲート半導体部の構造が異なる。すなわち 、第4の実施形態では、複数の p+型ゲート半導体部81,82,83が、第3 及び第4の領域3c, 3d及びチャネル半導体部5上に設けられている。p+型 ゲート半導体部81、82、83は、第3の領域3cから第4の領域3dに向か う方向(図中v軸方向)に延びる。p+型ゲート半導体部81,82,83の間 にはn型チャネル半導体部5が設けられている。ゲート半導体部81,82,8 3の導電型はチャネル半導体部5の導電型と反対であるので、ゲート半導体部8 1,82,83とチャネル半導体部5との界面にはpn接合が形成される。この ため、 n 型チャネル半導体部 5 を流れるドレイン電流は、 p +型ゲート半導体部 81、82、83によって制御される。ゲート半導体部81、82、83のp型 ドーパント濃度は、チャネル半導体部5のn型ドーパント濃度よりも高い。好適 な実施例では、p+型ゲート半導体部81,82,83は、ドーパントが添加さ れたSiCにより形成されている。p+型ゲート半導体部81,82,83の表 面上にはゲート電極8aが設けられている。ゲート電極8aは金属で形成されて いる。p+型ゲート半導体部81,82,83上にはシリコン酸化膜といった絶 縁膜9が設けられており、p+型ゲート半導体部81,82,83は絶縁膜9の 開口部を介してゲート電極8aと接続されている。

[0074]

第4の実施形態における縦型JFET1bによれば、ゲート半導体部によって 制御できるチャネル領域を増やすことができる。故に、縦型JFET1bのオン 抵抗をより小さくできる。

[0075]

p+型ゲート半導体部81,82,83は、ポリシリコンにより形成されるも



[0076]

(第5の実施形態)

第1の実施形態において説明した縦型JFET1aは、図10に示すような変形態様をとることも可能である。図10は、第5の実施形態における縦型JFET1cの斜視図である。すなわち、第5の実施形態における縦型JFET1cは、第5の領域3e及びp+型埋込半導体部4上にp+型半導体部6を備える。

[0077]

第4の実施形態において説明した縦型JFET1bは、図11に示すような変形態様をとることも可能である。図11は、第6の実施形態における縦型JFET1dの斜視図である。すなわち、更に別の実施形態における縦型JFET1dは、第5の領域3e及びp+型埋込半導体部4上にp+型半導体部6を備える。

[0078]

縦型JFET1c,1dでは、n型ドリフト半導体部3は、その表面に、y軸方向に順に配置された第1~第5の領域3e,3a,3b,3c,3dを有する。p+型半導体部6は、第5の領域3e及びp+型埋込半導体部4上に設けられている。p+型半導体部6は、n型チャネル半導体部5に沿って(図中z軸方向)に延びる。半導体部6の導電型は、チャネル半導体部5の導電型と反対である。半導体部6のp型ドーパント濃度は、チャネル半導体部5のn型ドーパント濃度よりも高い。好適な実施例では、p+型半導体部6は、ドーパントが添加されたSiCにより形成されている。

[0079]

第5の実施形態における縦型JFET1c, 1dによれば、p+型埋込半導体部4は、p+型半導体部6を介して電極6aと電気的に接続される。電極6aをゲート電極として使用すると、P+型半導体部とP+型埋込半導体部との間にもチャネル半導体部を形成することになる。したがって、電流を多く流すことが可能となり、損失は小さくなる。

[0080]

なお、本実施形態における縦型 J F E T 1 c, 1 d において、電極 6 a に代えてソース電極 7 a に p +型半導体部 6 を接続することにより、 p +型埋込半導体部 4 とソース半導体部 7 とを同一のソース電極 7 a に電気的に接続する構造としてもよい。これにより、 p +型埋込半導体部 4 はソース半導体部 7 と同電位となる。このとき、 P +型埋込半導体部とドレイン半導体部間で形成される容量は、ゲート・ドレイン間容量からゲート・ソース間容量に変わり、高周波動作が可能となる。

[0081]

(第6の実施形態)

次に、図12(a)~図12(c)を参照して、第2の実施形態の変形である 第6の実施形態について説明する。第6の実施形態における縦型JFETの製造 方法に関して、第2の実施形態において説明した縦型JFET1aの製造方法と 同様である各構成要素には、同一の符合を付した。以下、第2の実施形態と異な るp+型半導体膜形成工程以降の工程について説明する。

[0082]

(p+型半導体膜形成工程)

図12(a)を参照して、p+型半導体膜を形成する工程について説明する。p+型半導体膜形成工程は、チャネル半導体膜形成工程に引き続いて行われる。所定形状のパターンを有するマスクM7を形成する。マスクM7を用いて、SiC膜51上に形成された領域51aにドーパントA4を選択的にイオン注入してp+型半導体層61を形成する。SiC膜51の厚さT4は、イオン注入によってp+型ゲート半導体部4に達するp+型半導体層61を形成できる程度の厚さである。p+型半導体層61のドーパント濃度は、p+型ゲート半導体部4と同程度である。p+型半導体層61を形成した後、マスクM7を除去する。チャネル半導体膜形成工程とp+型半導体膜形成工程とは、チャネル半導体膜とp+型半導体膜形成工程とp+型半導体膜形成工程とは、チャネル半導体膜とp+型半導体膜とが所定の厚さになるまで繰り返し行われる。

[0083]

(ソース半導体膜形成工程)

図12 (b) に示す様に、n型半導体層5とp+型半導体層6上に、エピタキ

シャル成長法により、n+型ソース層のためのSiC膜7を形成する。SiC膜7の導電型は、n+型ドレイン半導体部2の導電型と同一である。また、SiC膜7のドーパント濃度は、SiC膜5のドーパント濃度よりも高い。

[0084]

(p+型半導体部形成工程)

図12(c)を参照して、p+型半導体部を形成する工程について説明する。 所定形状のパターンを有するマスクM8を形成する。マスクM8を用いて、Si C膜7上に形成された領域7aにドーパントA5を選択的にイオン注入してp+ 型半導体部6を形成する。p+型半導体部6を形成した後、マスクM8を除去す る。p+型半導体部形成工程に引き続いて、ソース半導体部形成工程が行われる 。以上、第2の実施形態と異なるp+型半導体膜形成工程以降の工程について説 明した。他の工程に関しては、第2の実施形態と同様であるが、これに限定され るものではない。


[0085]

(第7の実施形態)

第5の実施形態において説明した縦型JFET1aは、図13に示すような変形態様をとることも可能である。図13は、第7の実施形態における縦型JFET1eの斜視図である。すなわち、第5の実施形態では、n型チャネル半導体部5は、第1の領域3a上でn+型ソース半導体部7と接触する構成とした。これに対して、第7の実施形態では、縦型JFET1eはn型チャネル半導体部5とn+型ソース半導体部7との間にn-型半導体部10を更に備える。本実施形態は、p+型ゲート半導体部4とn-型半導体部10との間隔が、p+型ゲート半導体部8の凸部の間隔よりも小さい形態に特に好適である。

[0086]

n-型半導体部10は、第1及び第2の領域3a,3b,3c,3d及びn型 チャネル半導体部5上に設けられている。半導体部10の導電型はチャネル半導 体部5の導電型と同一である。半導体部10のn型ドーパント濃度は、チャネル 半導体部5のn型ドーパント濃度より低い。n-型半導体部10のドーパント濃 度は、例えば、1×10¹⁶/cm³程度である。好適な実施例では、n-型半導体



[0087]

本構造によれば、n型チャネル半導体部5はエッチングされないので、チャネル半導体部の厚さがエッチング工程によるばらつきの影響を受けない。したがって、縦型JFET1eの電気的特性の個体差を小さくできる。

[0088]

なお、本実施形態における縦型 J F E T 1 e において、電極 6 a に代えてソース電極 7 a に p +型半導体部 6 を接続することにより、 p +型埋込半導体部 4 とソース半導体部 7 とを同一のソース電極 7 a に電気的に接続する構造としてもよい。これにより、 p +型埋込半導体部 4 はソース半導体部 7 と同電位となり、 P +型埋込半導体部とドレイン半導体部との間で形成される容量が、ゲート・ドレイン間容量からゲート・ソース間容量に変わり、高周波動作が可能となる。

[0089]

(第8の実施形態)

次に、図14(a)を参照して、第1の実施形態の変形である第8の実施形態について説明する。第8の実施形態における縦型JFETに関して、第1の実施形態において説明した縦型JFET1fの構成と同様である各構成要素には、同一の符合を付した。以下、第1の実施形態とは異なるチャネル半導体部の構成について説明する。

[0090]

図14(a)は、第8の実施形態における縦型JFET1fの斜視図である。 第1の実施形態と第8の実施形態とは、チャネル半導体部の構造が異なる。図1 4(a)に示す様に、縦型JFET1fは、n+型ドレイン半導体部2と、n型 ドリフト半導体部3と、p+型ゲート半導体部4と、n型チャネル半導体部5と 、n+型ソース半導体部7、p+型ゲート半導体部81,82,83と、p+型接 続半導体部11とを有する。

[0091]

n型チャネル半導体部5は、n型チャネル半導体領域51,52,53を有する。n型チャネル半導体領域51は、n型ドリフト半導体部3の第2~第4の領

域3b,3c,3d及びp+型ゲート半導体部4上に設けられている。n型チャネル半導体領域51は、p+型ゲート半導体部4とp+型ゲート半導体部81との間、p+型ゲート半導体部81,82の間、及びp+型ゲート半導体部82,83の間に設けられている。n型チャネル半導体領域52は、n型ドリフト半導体部3の第5の領域3e上に設けられ、第5の領域3eにおいてn型ドリフト半導体部3と接続されている。n型チャネル半導体領域53は、n型ドリフト半導体部3の第1の領域3a上に設けられている。n型チャネル半導体領域53は、n型チャネル半導体領域51を介してn型チャネル半導体領域52と接続されている

[0092]

n型チャネル半導体部5のドーパント濃度は、n+型ドレイン半導体部2のドーパント濃度よりも低い。好適な実施例では、n型チャネル半導体部5は、ドーパントが添加されたSiCにより形成されている。

[0093]

p+型ゲート半導体部 8 1,8 2,8 3 は、第 2 ~第 4 の領域 3 b ~ 3 d 上に設けられている。p+型ゲート半導体部 8 1,8 2,8 3 の間には、n型チャネル半導体領域 5 1 が設けられている。ゲート半導体部 8 1,8 2,8 3 及びゲート半導体部 4 の導電型はチャネル半導体領域 5 1 の導電型と反対であるので、ゲート半導体部 8 1,8 2,8 3,4 とチャネル半導体領域 5 1 との界面には p n 接合が形成される。n型チャネル半導体領域 5 1 を流れるドレイン電流は、p+型ゲート半導体部 8 1,8 2,8 3,4 によって制御される。ゲート半導体部 8 1,8 2,8 3,4 のp型ドーパント濃度は、チャネル半導体領域 5 1 の n型ドーパント濃度よりも高い。好適な実施例では、p+型ゲート半導体部 8 1,8 2,8 3,4 は、ドーパントが添加された Si Cにより形成されている。p+型ゲート半導体部 8 3 の表面上には、ゲート電極 8 a が設けられている。ゲート電極 8 a は金属で形成されている。p+型ゲート半導体部 8 3 上にはシリコン酸化膜といった絶縁膜 9 が設けられており、p+型ゲート半導体部 8 3 は絶縁膜 9 の開口部を介してゲート電極 8 a と接続されている。

[0094]

p+型接続半導体部11は、図14(b)に示す様に、第3の領域3c上に設けられている。接続半導体部11の導電型はゲート半導体部4の導電型と同一である。p+型接続半導体部11は、縦方向(図中z軸方向)に延び、p+型ゲート半導体部4とp+型ゲート半導体部81,82,83とを接続する。接続半導体部11のp型ドーパント濃度は、チャネル半導体領域51のn型ドーパント濃度よりも高い。好適な実施例では、p+型接続半導体部11は、ドーパントが添加されたSiCにより形成されている。矢印eは、ソース半導体部7からドレイン半導体部2に流れる電流の経路を示す。

[0095]

(第9の実施形態)

次に、図15(a)及び図15(b)、図16(a)及び図16(b)、図17(a)及び図17(b)、図18(a)及び図18(b)、図19(a)及び図19(b)を参照して、第2の実施形態の変形である第9の実施形態について説明する。第9の実施形態における縦型JFETの製造方法に関して、第2の実施形態において説明した縦型JFET1aの製造方法と同様である各構成要素には、同一の符合を付した。以下、第2の実施形態と異なるチャネル半導体膜形成工程以降の工程について説明する。

[0096]

(p+型半導体層形成工程)

図15 (a)を参照して、p+型半導体層を形成する工程について説明する。 p+型半導体層形成工程は、チャネル半導体膜形成工程に引き続いて行われる。 所定の方向(図中x軸方向)に延びるパターンを有するマスクM9を形成する。 マスクM9により、Si C膜51上に規定される領域51aにドーパントA6を選択的にイオン注入してp+型半導体層81を形成する。イオン注入の深さD7は、当該縦型JFETの閾値に応じて決定される。p+型半導体層を形成した後、マスクM9を除去する。

[0097]

(p+型接続半導体層形成工程)

図15(b)を参照して、p+型接続半導体層を形成する工程について説明す

る。所定形状のパターンを有するマスクM10を形成する。マスクM10により、SiC膜51上に規定される領域51bにドーパントA7を選択的にイオン注入してp+型接続半導体層111を形成する。イオン注入の深さは、p+型ゲート半導体部4に到達する程度に深い。p+型接続半導体層111のドーパント濃度は、p+型ゲート半導体部4と同程度である。p+型半導体層を形成した後、マスクM10を除去する。

[0098]

(p+型ゲート半導体部形成工程)

図16(a)及び図16(b)を参照して、p+型ゲート半導体部を形成する 工程について説明する。該工程では、チャネル半導体膜形成工程とp+型半導体 層形成工程とp+型接続半導体層形成工程とを繰り返し、p+型半導体層とp+型 接続半導体層とを有する半導体層をn型ドリフト半導体部3上に堆積して積層型 チャネル部を形成する。その結果、所定の厚さT5(図中2軸方向)を有する半 導体層5が形成される。

[0099]

(チャネル半導体膜形成工程)

図17(a)を参照して、n型チャネル半導体膜を形成する工程について説明する。図17(a)に示す様に、SiC膜5上にSiC膜54をエピタキシャル成長法により形成する。SiC膜54の導電型は、n+型ドレイン半導体部2の導電型と同一である。また、SiC膜54のドーパント濃度は、ドレイン半導体部2のドーパント濃度よりも低い。このSiC膜54は、n型チャネル半導体部となる。

[0100]

(ソース半導体膜形成工程)

図17(b)に示す様に、SiC膜54の表面に、エピタキシャル成長法により、n+型ソース層のためのSiC膜7を形成する。SiC膜7の導電型は、ドレイン半導体部2の導電型と同一である。また、SiC膜7のドーパント濃度は、SiC膜54のドーパント濃度よりも高い。

[0101]

(ソース半導体部形成工程)

図18(a)を参照して、ソース半導体部を形成する工程について説明する。 所定の軸方向(図中 x 軸方向)に延びるパターンを有するマスクM11を形成する。マスクM11を用いて、n+型ソース層7とSiC膜54とを選択的にエッチングする。その結果、レジストパターンで覆われたn+型ソース層7とSiC膜54の部分54aがエッチングされずに残り、n+型ソース半導体部7が形成される。ソース半導体部を形成した後、マスクM11を除去する。

[0102]

(熱酸化工程)

図18(b)を参照して、縦型JFET1fを熱酸化する工程について説明する。縦型JFET1fに熱酸化処理を施す。熱酸化処理は、高温(例えば約1200 $^{\circ}$ C)でSiCを酸化性雰囲気に晒すと、各半導体部中のシリコンが酸素と化学反応してシリコン酸化膜(SiO2)が形成される。その結果、各半導体部の表面が酸化膜9により覆われる。

[0103]

(開口部形成工程)

図19(a)を参照して、ソース電極及びゲート電極を形成するための開口部を形成する工程について説明する。フォトレジストのマスクを用いて、酸化膜9を選択的にエッチングして開口部9a,9bを形成する。開口部9a,9bでは、ソース半導体部7及びゲート半導体部8の表面部分が露出している。露出部分がソース電極及びゲート電極への導通部分となる。開口部を形成した後、レジストマスクを除去する。

[0104]

(電極形成工程)

図19(b)を参照して、電極を形成する工程について説明する。まず、縦型 JFET1fの表面に、例えばニッケル(Ni)といったオーミックコンタクト 電極用の金属膜を堆積する。次に、ソース電極用開口部9aとゲート電極用開口 部9bにのみNiを残す様に、フォトレジストのマスクを形成して、Ni金属膜 をエッチングし、レジストを除去する。続いて、高温(例えば、Niの場合10 00℃程度)の窒素、アルゴン等の不活性ガス雰囲気中で熱処理することにより、オーミックコンタクトを形成する。オーミックコンタクト電極用の金属膜の材料としては、Ni、タングステン(W)、チタン(Ti)などであってもよく、これらに限定されない。

さらに、アルミニウム(A 1)といった電極用金属膜を堆積する。所定の形状を有するフォトレジストのマスクを形成する。このマスクを用いて、電極用の金属膜を選択的にエッチングする。その結果、レジストパターンで覆われた電極用の金属膜の部分がエッチングされずに残り、ソース電極 7 a 及びゲート電極 8 a となる。電極用金属膜の材料としては、アルミニウム合金や銅(C u)、タングステン(W)であってもよく、これらに限定されない。電極を形成した後、レジストマスクを除去する。

[0105]

以上説明した工程により、第1の実施形態に示された縦型JFET1fが完成した。縦型JFET1fの構造では、p+型ゲート半導体部81,82,83は、p+型接続半導体部11を介してp+型ゲート半導体部4に接続される。これにより、p+型接続半導体部11とp+型ゲート半導体部81,82,83とを共にゲートとして使用できる。また、埋め込まれたゲート半導体部にゲート電極8aを接続できる。故に、p+型ゲート半導体部4,81,82,83との間にチャネル領域が形成される。したがって、ゲート半導体部が制御できるチャネル領域を増やすことができ、オン抵抗を低くできる。

[0106]

(第10の実施形態)

第8の実施形態において説明した縦型JFET1fは、図20(a)に示すような変形態様をとることも可能である。図20(a)は、第10の実施形態における縦型JFET1gの斜視図である。すなわち、第10の実施形態における縦型JFET1gは、第6の領域3f及びp+型埋込半導体部4上にp+型半導体部6を備える点において縦型JFET1fと異なる。

[0107]

縦型JFET1gでは、n型ドリフト半導体部3は、その表面に、y軸方向に

順に配置された第1~第6の領域3f,3a,3b,3c,3d,3eを有する。p+型半導体部6は、第6の領域3f及びp+型埋込半導体部4上に設けられている。p+型半導体部6は、n+型ソース半導体部7に沿って(図中x軸方向)に延びる。p+型半導体部6の導電型は、n型チャネル半導体部5の導電型と反対である。半導体部6のp型ドーパント濃度は、チャネル半導体部5のn型ドーパント濃度よりも高い。好適な実施例では、p+型半導体部6は、ドーパントが添加されたSiCにより形成されている。

[0108]

第10の実施形態における縦型JFET1gによれば、p+型埋込半導体部4は、p+型半導体部6を介して電極6aと電気的に接続される。電極6aをゲート電極として使用することも可能であり、p+型ゲート半導体部81とp+型埋込半導体部4との間のチャネル半導体部には、接続半導体部11が存在しない分だけ、電流経路が大きく、オン抵抗を小さくできる。

[0109]

なお、本実施形態における縦型 J F E T 1 g において、電極 6 a に代えてソース電極 7 a に p +型半導体部 6 を接続することにより、 p +型埋込半導体部 4 とソース半導体部 7 とを同一のソース電極 7 a に電気的に接続する構造としてもよい。これにより、 p +型埋込半導体部 4 はソース半導体部 7 と同電位となり、 P +型埋込半導体部とドレイン半導体部間の容量が、ゲート・ドレイン間容量からゲート・ソース間容量に変わるため、高周波動作が可能となる。

[0110]

(第11の実施形態)

次に、図21(a)及び図21(b)を参照して、第9の実施形態の変形である第11の実施形態について説明する。第11の実施形態における縦型JFETの製造方法に関して、第9の実施形態において説明した縦型JFET1fの製造方法と同様である各構成要素には、同一の符合を付した。以下、第9の実施形態と異なるp+型半導体部形成工程について説明する。

[0111]

(第2のp+型半導体層形成工程)

図21(a)を参照して、p+型半導体層を形成する工程について説明する。 第2のp+型半導体層形成工程は、p+型半導体層形成工程に引き続いて行われる。 所定形状のパターンを有するマスクM12を形成する。マスクM12により、SiC膜51上に規定された領域51cにドーパントA8を選択的にイオン注入してp+型半導体層61を形成する。イオン注入の深さは、p+型埋込半導体部4に到達する程度に深い。p+型半導体層61のドーパント濃度は、p+型埋込半導体部4と同程度である。p+型半導体層を形成した後、マスクM12を除去する。

[0112]

(p+型接続半導体層形成工程)

図21(b)を参照して、p+型接続半導体層を形成する工程について説明する。p+型接続半導体層の形成に先立って、n型半導体膜52、p+型半導体部82、及びp+型半導体部62を形成する。所定形状のパターンを有するマスクM13を形成する。マスクM13によりn型半導体膜52上に形成された領域52aにドーパントA9を選択的にイオン注入してp+型接続半導体部層111を形成する。イオン注入の深さは、p+型ゲート半導体部81に到達する程度に深い。p+型接続半導体層111のドーパント濃度は、p+型半導体層61と同程度である。p+型接続半導体層111を形成した後、マスクM13を除去する。

[0113]

p+型接続半導体層形成工程に引き続いて、チャネル半導体膜形成工程工程が行われる。チャネル半導体膜形成工程、p+型半導体層形成工程、第2のp+型半導体層形成工程、及びp+型接続半導体層形成工程を繰り返して、積層チャネル部をn型ドリフト半導体部3上に形成する。以上、第9の実施形態と異なる第2のp+型半導体層形成工程以降の工程について説明した。他の工程に関しては、第9の実施形態と同様であるが、これに限定されるものではない。

[0114]

(第12の実施形態)

次に、図22(a)及び図22(b)を参照して、第1の実施形態の変形態様である第12の実施形態について説明する。第12の実施形態における縦型JF

ETに関して、第1の実施形態において説明した縦型JFET1aの構成と同様である各構成要素には、同一の符合を付した。以下、第1の実施形態との差異について説明する。

[0115]

図22(a)は、第12の実施形態における縦型JFET1hの斜視図である。第12の実施形態と第1の実施形態とは、チャネル半導体部の構造が異なる。すなわち、第12の実施形態では、チャネル半導体部はパルスドープ構造を有する。

[0116]

図22(b)に示す様に、パルスドープ半導体部12は、n-型SiC層121~124とn+型SiC層125~127とが交互に配置されて構成されている。また、SiC層121~124のn型ドーパント濃度は、SiC層125~127のn型ドーパント濃度よりも低い。n-型SiC層121~124のドーパント濃度は、例えば、1×10¹⁶/cm³程度である。n-型SiC層121~124のドーパント濃度は、例えば、10nm前後である。n+型SiC層121~124の厚さT6は、例えば、10nm前後である。n+型SiC層125~127のドーパント濃度は、1×10¹⁷/cm³~1×10¹⁸/cm³である。n+型SiC層125~127の厚さT7は、例えば、10nm前後である。cの様な構造により、キャリアは、高濃度層よりもキャリア移動度が大きい低濃度層を移動するので、チャネル領域を流れる電流が増加する。その結果、オン抵抗を低減できる。

[0117]

パルスドープ構造は、図23 (a) に示すように、第8の実施形態において説明した縦型JFET1fのチャネル半導体部にも適用可能である。また、パルスドープ構造は、図23 (b) に示すように、第10の実施形態において説明した縦型JFET1gのチャネル半導体部にも適用可能である。

[0118]

なお、本実施形態における縦型JFET1h、1kにおいても、電極6aに代えてソース電極7aにp+型半導体部6を接続することにより、p+型埋込半導体部4とソース半導体部7とを同一のソース電極7aに電気的に接続する構造とし

てもよい。これにより、p+型埋込半導体部4はソース半導体部7と同電位となり、P+型埋込半導体部とドレイン半導体部に形成される容量が、ゲート・ドレイン間容量からソース・ドレイン間容量に変わるため、高周波動作が可能となる

[0119]

(第13の実施形態)

次に、図24を参照して、第1の実施形態の変形態様である第13の実施形態について説明する。第13の実施形態における縦型JFETに関して、第1の実施形態において説明した縦型JFET1aの構成と同様である各構成要素には、同一の符合を付した。以下、第1の実施形態との差異について説明する。

[0120]

図24は、第13の実施形態における縦型JFET1nの斜視図である。第13の実施形態と第1の実施形態とは、ゲート半導体部の構造が異なる。すなわち、第13の実施形態では、縦型JFET1nは、ゲート半導体部4中にp+型半導体部13を有する。p+型半導体部13は、埋込半導体部4と、チャネル半導体部5及びp+型半導体部6との間に形成されている。p+型半導体部13は、ドーパントとしてA1(アルミニウム)が添加されたSiCにより形成されている。ゲート半導体部4は、ドーパントとしてB(ボロン)が添加されたSiCにより形成されている。Bの飛程はA1の飛程に比べて大きいので、ゲート半導体部4はp+型半導体部13とドリフト半導体部3との間に形成される。ゲート半導体部4のドーパント濃度はp+型半導体部13のドーパント濃度に比べて小さい。この構造によれば、ゲート半導体部4にも空乏層が延びるので、ゲート半導体部とドリフト半導体部との間の電位勾配を緩やかにでき、電界の集中が緩和される。その結果、縦型JFETの耐圧性が向上する。

[0121]

本構造は、図25 (a) に示すように、第8の実施形態において説明した縦型 JFET1fのゲート半導体部にも適用可能である。また、パルスドープ構造は、図25 (b) に示すように、第10の実施形態において説明した縦型JFET1gのゲート半導体部にも適用可能である。

[0122]

この構造によれば、ゲート半導体部4のドーパント濃度をp+型半導体部13のドーパント濃度に比べて小さくできる。これにより、ゲート半導体部4にも空 乏層が延びるので、ゲート半導体部とドリフト半導体部との間の電位勾配を緩やかにでき、電界の集中が緩和される。その結果、縦型JFETの耐圧性が向上する。

[0123]

なお、本実施形態における縦型JFET1n、1pにおいても、電極6aに代えてソース電極7aにp+型半導体部6を接続することにより、p+型埋込半導体部4とソース半導体部7とを同一のソース電極7aに電気的に接続する構造としてもよい。これにより、p+型埋込半導体部4はソース半導体部7と同電位となり、P+型埋込半導体部とドレイン半導体部との間に形成される容量が、ゲート・ドレイン間容量からソース・ドレイン間容量に変わるため、高周波動作が可能となる。

[0124]

(第14の実施形態)

次に、図26を参照して、第1の実施形態の変形態様である第14の実施形態について説明する。第14の実施形態における縦型JFETに関して、第1の実施形態において説明した縦型JFET1aの構成と同様である各構成要素には、同一の符合を付した。以下、第1の実施形態と異なるドリフト半導体部の構造について説明する。

[0125]

図26は、第14の実施形態における縦型JFET1rの断面図である。第14の実施形態は、第1の実施形態とドリフト半導体部の構造において異なる。すなわち、第1の実施形態では、ドリフト半導体部はn+型ドレイン半導体部2の導電型と同一の導電型の構成としたけれども、第14の実施形態では、ドリフト半導体部は導電型の異なる半導体領域から構成される超接合(SJ:Super Junction)構造を有する。

[0126]

図26を参照すると、ドリフト半導体部は、n+型ドレイン半導体部2の主面上に設けられている。ドリフト半導体部は、n+型ドレイン半導体部2の主面に交差する基準面に沿って延びるp型半導体領域31,33及びn型半導体領域32を有する。p型半導体領域31,33は、n型半導体領域32を挟むように配列されている。p型半導体領域とn型半導体領域との接合は、p+型ゲート半導体部41,42とn+型ドレイン半導体部2との間に位置する。

[0127]

p型半導体領域31,33は、p+型ゲート半導体部41,42とn+型ドレイン半導体部2との間に位置し、p+型ゲート半導体部41,42に沿って(図中x軸方向)延びている。

[0128]

n型半導体領域32は、p+型ゲート半導体部41とp+型ゲート半導体部42 との間のn型チャネル半導体部5と、n+型ドレイン半導体部2との間に位置し、p+型ゲート半導体部41,42に沿って(図中x軸方向)延びている。n型 半導体領域32は、ドレイン半導体部2の導電型と同一の導電型を有する。

[0129]

図27は、超接合構造を有する別の形態を示す縦型JFETsの断面図である。図27に示すように、超接合構造は、第8の実施形態において説明した縦型JFET1fのドリフト半導体部にも適用可能である。また、図28は、超接合構造を有する更に別の形態を示す縦型JFETtの断面図である。図28に示すように、超接合構造は、第10の実施形態において説明した縦型JFET1gのドリフト半導体部にも適用可能である。超接合構造は、その他の実施形態において説明した縦型JFET1gのドリフト半導体部にも適用可能である。超接合構造は、その他の実施形態において説明した縦型JFETにも適用できる。

[0130]

本実施形態における縦型JFET1r, 1s, 1tによれば、ドリフト半導体部は、導電型の異なる複数の半導体領域により構成されている。この様な構造を有するドリフト半導体部は、ドレイン電圧が高いときに、ドリフト半導体部の全体が十分に空乏化される。したがって、ドリフト半導体部における電界の最大値が低くなる。故に、ドリフト半導体部の厚さを薄くできる。このため、オン抵抗

が小さくなる。

[0131]

p型半導体領域31,33とn型半導体領域32のドーパント濃度は、ほぼ同一であることが好ましい。500V耐圧を想定した場合における好適な実施例では、p型半導体領域31,33及びn型半導体領域32のドーパント濃度は、約2.7×10¹⁷cm⁻³である。また、500V耐圧を想定した場合における好適な実施例では、p型半導体領域31,33及びn型半導体領域32の幅(図中y軸方向)は0.5μm程度である。これにより、空乏層は、p型半導体領域の全体に延びると共にn型半導体領域の全体に延びる。このように空乏層は両半導体領域に延びるので、ドリフト半導体部において電界の集中が緩和される。

[0132]

(第15の実施形態)

n型半導体領域及びp型半導体領域と、ゲート半導体部との位置関係は、これまでの実施形態に示された位置関係に限定されない。図29(a)は、第15の実施形態における各半導体領域とゲート半導体部との位置関係を示す模式図である。p型半導体領域31,33及びn型半導体領域32は、共に所定の軸方向(図中x軸方向)に延びている。p型半導体領域31,33は、n型半導体領域32を挟むように配列されている。p型半導体領域とn型半導体領域とn型半導体領域との接合は、p+型ゲート半導体部41,42の下に位置する。

[0133]

これに対して、図29(b)は、第15の実施形態における各半導体領域とゲート半導体部との位置関係を示す模式図である。p型半導体領域31,33及びn型半導体領域32,34は、共に所定の軸方向(図中x軸方向)に延びている。p型半導体領域31,33は、n型半導体領域32,34と交互に配置されている。p型半導体領域とn型半導体領域との接合は、p+型ゲート半導体部41,42の下だけでなく、各ゲート半導体部の間にも位置している。

[0134]

図29 (c) は、更に別の形態における各半導体領域とゲート半導体部との位置関係を示す模式図である。p型半導体領域31,33及びn型半導体領域32

は、共に所定の軸方向(図中 y 軸方向)に延びている。p型半導体領域31,33は、n型半導体領域32を挟むように配列されている。n型半導体領域は複数あってもよい。

[0135]

(第16の実施形態)

以下、超接合構造を有する縦型 J F E T の製造方法における、超接合構造を構成する n 型半導体領域及び p 型半導体領域の形成方法について説明する。

[0136]

(n型半導体層形成工程)

まず、n+型SiC半導体基板を準備する。基板のn型不純物濃度は、この基板がドレイン半導体部として利用できる程度に高濃度である。図30 (a) に示す様に、n+型ドレイン半導体部2の表面にSiC膜3をエピタキシャル成長法により形成する。500V耐圧を想定した場合における好適な実施例では、SiC膜3の膜厚T8は、 2.0μ m以上 3.0μ m以下である。SiC膜3の導電型は、ドレイン半導体部2の導電型と同一である。また、SiC膜3のドーパント濃度は、n+型ドレイン半導体部2のドーパント濃度よりも低い。このSiC膜3からは、n型半導体層 32, 34, 36が形成される。

[0137]

(p型半導体層形成工程)

図30(b)を参照して、p型半導体層を形成する工程について説明する。所定のマスクMを用いて、n型半導体層3上に形成された領域31a,33a,35a,37aにドーパントA10を選択的にイオン注入して、所定の深さを有するp型半導体層311,331,351,371を形成する。p型半導体層を形成した後、マスクMを除去する。

[0138]

(ドリフト半導体部形成工程)

図30(c)を参照して、所望の厚さのドリフト半導体部を形成する工程について説明する。すなわち、n型半導体層形成工程とp型半導体層形成工程とを交互に繰り返して、n+型ドレイン半導体部2上に超接合構造を有するドリフト半

導体部を形成する。その結果、所定の厚さ(図中 z 軸方向)を有する半導体層 3 が形成される。以上、n型半導体領域及びp型半導体領域を有するドリフト半導体部の形成方法について説明した。他の工程に関しては、第 2 、第 6 、第 9 の実施形態と同様であるが、これに限定されるものではない。

[0139]

なお、本発明に係る縦型JFET及びその製造方法は、上記各実施形態に記載の態様に限定されるものではなく、他の条件等に応じて種々の変形態様をとることが可能である。例えば、上記各実施形態では、ドナー不純物を含むn型半導体によりチャネル領域を形成する例について説明したが、チャネル領域がp型半導体により形成されたJFETにも本発明を適用可能である。但し、この場合には、電流方向や印加するゲート電圧の極性が逆になる。

[0140]

【発明の効果】

本発明によれば、ドレイン耐圧を維持しつつオン抵抗を低減できる縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法を提供することができる。

【図面の簡単な説明】

【図1】

図1(a)は、第1実施形態における縦型JFETの斜視図である。図1(b)は、第1の実施形態における縦型JFETのI-I線における断面図である。

【図2】

図2(a)は、ドレイン半導体膜形成工程における斜視図である。図2(b)は、ドリフト半導体膜形成工程における斜視図である。図2(c)は、埋込半導体部形成工程における斜視図である。

【図3】

図3 (a)は、チャネル半導体膜形成工程における斜視図である。図3 (b)は、ソース半導体膜形成工程における斜視図である。

【図4】

図4(a)は、ソース半導体部形成工程における斜視図である。図4(b)は

、p+型半導体領域形成工程における斜視図である。

【図5】

図5 (a)は、p+型半導体部形成工程における斜視図である。図5 (b)は、熱酸化工程における斜視図である。

【図6】

図6(a)は、開口部形成工程における斜視図である。図6(b)は、電極形成工程における斜視図である。

【図7】

図7(a)は、浅い凹部形成工程における斜視図である。図7(b)は、深い 凹部形成工程における斜視図である。

【図8】

ゲート半導体部形成工程における斜視図である。

【図9】

第4の実施形態における縦型 JFETの斜視図である。

【図10】

第5の実施形態における縦型JFETの斜視図である。

【図11】

第5の実施形態における縦型 J F E T の斜視図である。

【図12】

図12(a)は、p+型半導体膜形成工程における斜視図である。図12(b)は、ソース半導体膜形成工程における斜視図である。図12(c)は、p+型半導体部形成工程における斜視図である。

【図13】

第7の実施形態における縦型 J F E T の斜視図である。

【図14】

図14(a)は、第8の実施形態における縦型JFETの斜視図である。図14(b)は、第8の実施形態における縦型JFETのII-II線における断面図である。

【図15】

図15(a)は、p+型半導体層形成工程における斜視図である。図15(b)は、p+型接続半導体層形成工程における斜視図である。

【図16】

図16(a)は、p+型ゲート半導体部形成工程における斜視図である。図16(b)は、p+型ゲート半導体部形成工程における斜視図である。

【図17】

図17(a)は、チャネル半導体膜形成工程における斜視図である。図17(b)は、ソース半導体膜形成工程における斜視図である。

【図18】

図18(a)は、ソース半導体部形成工程における斜視図である。図18(b)は、熱酸化工程における斜視図である。

【図19】

図19(a)は、開口部形成工程における斜視図である。図19(b)は、電極形成工程における斜視図である。

【図20】

図20(a)は、第10の実施形態における縦型JFETの斜視図である。図20(b)は、第10の実施形態における縦型JFETのIII-III線における断面図である。

【図21】

図21 (a) は、第2のp+型半導体層形成工程における斜視図である。図21 (b) は、p+型接続半導体層形成工程における斜視図である。

【図22】

図22(a)は、第12の実施形態における縦型JFETの斜視図である。図22(b)は、第12の実施形態における縦型JFETのパルスドープ半導体部の斜視図である。

【図23】

図23(a)は、パルスドープ構造を有する別の形態を示す縦型JFETの斜 視図である。図23(b)は、パルスドープ構造を有する更に別の形態を示す縦 型JFETの斜視図である。

ページ: 50/E

【図24】

第13の実施形態における縦型JFETの斜視図である。

【図25】

図25 (a)は、第13の実施形態における縦型JFETの斜視図である。図25 (b)は、第13の実施形態における縦型JFETの斜視図である。

【図26】

第14の実施形態における縦型 J F E T の断面図である。

【図27】

超接合構造を有する別の形態を示す縦型JFETの断面図である。

【図28】

超接合構造を有する更に別の形態を示す縦型JFETの断面図である。

【図29】

図29(a)は、第15の実施形態における縦型JFETの半導体領域とゲート半導体部との位置関係を示す模式図である。図29(b)は、第14の実施形態における縦型JFETを示す模式図である。図29(c)は、更に別の形態における縦型JFETを示す模式図である。

【図30】

図30(a)は、ドリフト領域形成工程における縦型JFETの斜視図である。図30(b)は、p+型半導体領域形成工程における縦型JFETの斜視図である。図30(c)は、ソース領域形成工程における縦型JFETの斜視図である。


【符号の説明】


1…縦型JFET、2… n+型ドレイン半導体部、2 a …ドレイン電極、3 … n型ドリフト半導体部、4 … p +型ゲート半導体部、5 … n型チャネル半導体部、6 … p +型半導体部、7 … n +型ソース半導体部、7 a …ソース電極、8 … p +型ゲート半導体部、8 a …ゲート電極


【書類名】


図面


【図1】















【図3】







【図4】







【図5】



















































































































































【図27】






























【要約】

【課題】 ドレイン耐圧を維持しつつオン抵抗を低減できる縦型接合型電界効果 トランジスタを提供する。

【解決手段】 本発明に係る縦型JFET1aは、n+型ドレイン半導体部2と、n型ドリフト半導体部3と、p+型ゲート半導体部4と、n型チャネル半導体部5と、n+型ソース半導体部7と、p+型ゲート半導体部8とを備える。n型ドリフト半導体部3は、n+型ドレイン半導体部2の主面上に設けられ、この主面と交差する方向に延びる第1~第4の領域3a~3dを有する。p+型ゲート半導体部4は、n型ドリフト半導体部3の第1~第3の領域3a~3c上に設けられている。n型チャネル半導体部5は、p+型ゲート半導体部4に沿って設けられ、n型ドリフト半導体部3の第4の領域3dに電気的に接続されている。

【選択図】 図1



特願2002-215804

出願人履歴情報

識別番号

[000002130]

1. 変更年月日 [変更理由]

1990年 8月29日

新規登録

住 所 氏 名

大阪府大阪市中央区北浜四丁目5番33号

住友電気工業株式会社

PCT/JP 0 3 / 0 9 41: Rec'd PCT/PTO 24 JAN 2005 24.07.03

日本国特許庁 JAPAN PATENT OFFICE

REC'D 12 SEP 2003

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年 8月12日

出願番号 Application Number:

特願2002-235045

[ST. 10/C]:

[JP2002-235045]

出 願 人 Applicant(s):

住友電気工業株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年 8月29日

今井康



Best Available Copy

【書類名】

特許願

【整理番号】

101H0621

【提出日】

平成14年 8月12日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 31/112

H01L 29/808

【発明者】

【住所又は居所】

大阪府大阪市此花区島屋一丁目1番3号 住友電気工業

株式会社大阪製作所内

【氏名】

星野 孝志

【発明者】

【住所又は居所】

大阪府大阪市此花区島屋一丁目1番3号 住友電気工業

株式会社大阪製作所内

【氏名】

原田 真

【発明者】

【住所又は居所】

大阪府大阪市此花区島屋一丁目1番3号 住友電気工業

株式会社大阪製作所内

【氏名】

藤川 一洋

【発明者】

【住所又は居所】

大阪府大阪市此花区島屋一丁目1番3号 住友電気工業

株式会社大阪製作所内

【氏名】

初川 聡

【発明者】

【住所又は居所】

大阪府大阪市此花区島屋一丁目1番3号 住友電気工業

株式会社大阪製作所内

【氏名】

弘津 研一

【特許出願人】

【識別番号】

000002130

【氏名又は名称】

住友電気工業株式会社

【代理人】

【識別番号】

100088155

【弁理士】

【氏名又は名称】 長谷川 芳樹

【選任した代理人】

【識別番号】

100089978

【弁理士】

【氏名又は名称】 塩田 辰也

【選任した代理人】

【識別番号】

100092657

【弁理士】

【氏名又は名称】 寺崎 史朗

【選任した代理人】

【識別番号】

100110582

【弁理士】

【氏名又は名称】 柴田 昌聰

【手数料の表示】

【予納台帳番号】 014708

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0106993

【プルーフの要否】

【書類名】 明細書

【発明の名称】 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法

【特許請求の範囲】

【請求項1】 ドレイン半導体部と、

前記ドレイン半導体部の主面上に設けられ、この主面と交差する方向に延びる 第1、第2、第3及び第4の領域を有するドリフト半導体部と、

前記ドリフト半導体部の導電型と逆導電型を有し、前記ドリフト半導体部の第 1、第2及び第4の領域上に設けられた埋込半導体部と、

前記第1及び第2の領域上の埋込半導体部に沿って設けられ、前記埋込半導体部の導電型と異なる導電型を有し、前記ドリフト半導体部の第3の領域に電気的に接続されたチャネル半導体部と、

前記ドリフト半導体部の第1の領域及び前記チャネル半導体部上に設けられた ソース半導体部と、

前記埋込半導体部と同一の導電型を有し、前記埋込半導体部と電気的に接続され、前記ドリフト半導体部の第4の領域上に設けられた第1のゲート半導体部と

前記ドリフト半導体部の第4の領域上に前記第1のゲート半導体部と電気的に接続された第1のゲート電極と、

前記ドリフト半導体部の第1の領域上のソース半導体部と電気的に接続され、 前記第1のゲート電極上に前記第1のゲート電極と電気的に絶縁され、前記ドリフト半導体部の第1、第2、第3及び第4の領域上に設けられたソース電極と を備える縦型接合型電界効果トランジスタ。

【請求項2】 前記ドレイン半導体部の導電型と逆導電型を有し、前記ドリフト半導体部の第2の領域あるいは第2及び第3の領域上に設けられた第2のゲート半導体部を更に備え、

前記埋込半導体部と前記第2のゲート半導体部との間には、前記チャネル半導体部が設けられ、

前記ドリフト半導体部の第2の領域あるいは第2及び第3の領域上に、前記第

2のゲート半導体部と電気的に接続され、ソース電極の下に電気的に絶縁された 第2のゲート電極が設けられた、請求項1に記載の縦型接合型電界効果トランジ スタ。

【請求項3】 ドレイン半導体部と、

前記ドレイン半導体部の主面上に設けられ、この主面と交差する方向に延びる 第1、第2、第3及び第4の領域を有するドリフト半導体部と、

前記ドリフト半導体部の導電型と逆導電型を有し、前記ドリフト半導体部の第 1、第2及び第4の領域上に設けられた埋込半導体部と、

前記第1及び第2の領域の埋込半導体部に沿って設けられ、前記埋込半導体部の導電型と異なる導電型を有し、前記ドリフト半導体部の第3の領域に電気的に接続されたチャネル半導体部と、

前記ドリフト半導体部の第1の領域及び前記チャネル半導体部上に設けられた ソース半導体部と、

前記埋込半導体部と同一の導電型を有し、前記埋込半導体部と電気的に接続され、前記ドリフト半導体部の第4の領域上に設けられた第1のゲート半導体部と、


前記ドリフト半導体部の第1の領域上のソース半導体部と電気的に接続され、 第1のゲート電極上に前記第1のゲート電極と電気的に絶縁され、前記ドリフト 半導体部の第1、第2、第3及び第4の領域上に設けられたソース電極と、

前記ドレイン半導体部の導電型と逆導電型を有し、前記ドリフト半導体部の第2の領域あるいは第2及び第3の領域上に設けられた第2のゲート半導体部とを備え、

前記埋込半導体部と前記第2のゲート半導体部との間には、前記チャネル半導体部が設けられ、

前記ドリフト半導体部の第2の領域あるいは第2及び第3の領域上に、前記第2のゲート半導体部と電気的に接続され、ソース電極の下に電気的に絶縁された第2のゲート電極が設けられ、

前記第1のゲート半導体部と前記ソース半導体部とが前記ソース電極により電気的に接続された、縦型接合型電界効果トランジスタ。



前記ドレイン半導体部の主面上に設けられ、この主面と交差する方向に延びる 第1、第2、及び第3の領域を有するドリフト半導体部と、

前記ドリフト半導体部の導電型と逆導電型を有し、前記ドリフト半導体部の第 1、第2及び第3の領域上に設けられた埋込半導体部と、

前記第1及び第2の領域の埋込半導体部に沿って設けられ、前記埋込半導体部の導電型と異なる導電型を有し、前記ドリフト半導体部の第3の領域に電気的に接続されたチャネル半導体部と、

前記ドリフト半導体部の第1の領域及び前記チャネル半導体部上に設けられた ソース半導体部と、

前記ドレイン半導体部の導電型と逆導電型を有し、前記ドリフト半導体部の第2の領域あるいは第2及び第3の領域上に設けられた第2のゲート半導体部とを備え、


前記ドリフト半導体部の第2の領域あるいは第2及び第3の領域上に、前記第2のゲート半導体部と電気的に接続され、ソース電極の下に電気的に絶縁された第2のゲート電極と、

前記ドリフト半導体部の第1の領域上のソース半導体部と電気的に接続され、 第2のゲート電極上に前記第2のゲート電極と電気的に絶縁され、前記ドリフト 半導体部の第1、第2、及び第3の領域上に設けられたソース電極とが設けられ

前記埋込半導体部と同一導電型を有し、前記第2のゲート半導体部と前記埋込 半導体部とを電気的に接続するように前記チャネル半導体部を貫通し、前記ドリ フト半導体部の第2の領域上に点在する接続半導体部が設けられた、縦型接合型 電界効果トランジスタ。

【請求項5】 前記ドリフト半導体部の第1の領域及び前記チャネル半導体部上に設けられ、前記ソース半導体部の導電型と同一導電型を有する第1の半導体部を更に備え、

前記第1の半導体部の不純物濃度は、前記チャネル半導体部の不純物濃度より低い、請求項1~4の何れか一項に記載の縦型接合型電界効果トランジスタ。



【請求項7】 複数のトランジスタにより構成される基本セル又はチップの外周部分に、前記第1のゲート半導体部と前記ソース半導体部とが前記ソース電極により電気的に接続された、請求項6に記載の縦型接合型電界効果トランジスタ。

【請求項8】 前記第2のゲート半導体部と前記チャネル半導体部とは、ヘテロ接合を構成するように設けられている、請求項2~7の何れか一項に記載の縦型接合型電界効果トランジスタ。

【請求項9】 前記ドリフト半導体部の第2の領域上に設けられた前記チャネル半導体部の厚さは、前記ドリフト半導体部の第1の領域上に設けられた前記埋込半導体部と前記ソース半導体部との間隔よりも小さい、請求項1~8の何れか一項に記載の縦型接合型電界効果トランジスタ。

【請求項10】 前記ドリフト半導体部の第2の領域上に設けられた前記チャネル半導体部の厚さは、当該縦型接合型電界効果トランジスタがノーマリオフ特性を示すように決定されている、請求項1~9の何れか一項に記載の縦型接合型電界効果トランジスタ。

【請求項11】 前記チャネル半導体部は、低濃度層と高濃度層とが交互に 積層されている構造を有する、請求項1~10の何れか一項に記載の縦型接合型 電界効果トランジスタ。

【請求項12】 前記ドリフト半導体部は、前記ドレイン半導体部の主面と 交差する基準面に沿って延び前記ドレイン半導体部の導電型と同一の導電型を有 し、前記ドリフト半導体部の第3の領域から前記チャネル半導体部に電気的に接 続される導電半導体領域と、

前記導電半導体領域に隣接して設けられ前記ドレイン半導体部の導電型と逆導 電型を有し、前記埋込半導体部に電気的に接続される非導電半導体領域とを有し 前記導電半導体領域と前記非導電半導体領域とが、前記ドリフト半導体部の第 1から第4の領域が並ぶ方向と同一の方向に形成されている、請求項1~11の 何れか一項に記載の縦型接合型電界効果トランジスタ。

【請求項13】 前記ドリフト半導体部は、前記ドレイン半導体部の主面と 交差する基準面に沿って延び前記ドレイン半導体部の導電型と同一の導電型を有 し、前記ドリフト半導体部の第3の領域から前記チャネル半導体部に電気的に接 続される導電半導体領域と、

前記導電半導体領域に隣接して設けられ前記ドレイン半導体部の導電型と逆導 電型を有し、前記埋込半導体部に電気的に接続される非導電半導体領域とを有し

前記導電半導体領域と前記非導電半導体領域とが、前記ドリフト半導体部の第 1から第4の領域が並ぶ方向と交差する方向に形成されている、請求項1~11 の何れか一項に記載の縦型接合型電界効果トランジスタ。

【請求項14】 前記ドレイン半導体部、前記ドリフト半導体部、前記第1のゲート半導体部、前記チャネル半導体部は、ワイドギャップ半導体材料であるSiC又はGaNにより形成される、請求項1~13の何れか一項に記載の縦型接合型電界効果トランジスタ。


【請求項15】 第1導電型の基板上に、第1、第2、第3及び第4の領域を有するドリフト半導体層を形成する工程と、

前記ドリフト半導体層の第1、第2及び第4の領域に、前記ドリフト半導体層 の導電型と逆導電型となる不純物を導入して、埋込半導体部を形成する工程と、

前記埋込半導体部及び前記ドリフト半導体層上に、前記埋込半導体部の導電型 と異なる導電型を有するチャネル半導体部を形成する工程と、

前記ドリフト半導体層の第1の領域上にソース半導体部を形成する工程と、 前記ドリフト半導体層の第4の領域上の一部に前記埋込半導体部の導電型と同 一の導電型となる不純物を導入して、第1のゲート半導体部を形成する工程と、 前記第1のゲート半導体部に電気的に接続された第1のゲート電極を形成する 工程と、

前記第1のゲート電極と電気的に絶縁された層間膜を形成する工程と、



を含む縦型接合型電界効果トランジスタの製造方法。

【請求項16】 前記第1のゲート半導体部を形成する工程に先立って、前記ドリフト半導体層の第2の領域あるいは第2及び第3の領域に、前記第1のゲート半導体部の導電型と同一導電型となる不純物を導入して、第2のゲート半導体部を形成する工程を更に含み、

前記第2のゲート半導体部と電気的に接続された第2のゲート電極を、前記第 1のゲート電極を形成する工程にて形成する、請求項15に記載の縦型接合型電 界効果トランジスタの製造方法。

【請求項17】 第1導電型の基板上に、第1、第2、第3及び第4の領域・ を有するドリフト半導体層を形成する工程と、

前記ドリフト半導体層の第1、第2及び第4の領域に、前記ドリフト半導体層 の導電型と逆導電型となる不純物を導入して、埋込半導体部を形成する工程と、

前記埋込半導体部及び前記ドリフト半導体層上に、前記埋込半導体部の導電型 と異なる導電型を有するチャネル半導体部を形成する工程と、

前記ドリフト半導体層の第1の領域上にソース半導体部を形成する工程と、

前記ドリフト半導体層の第2の領域あるいは第2及び第3の領域に、前記埋込 半導体部の導電型と同一の導電型となる不純物を導入して、第2のゲート半導体 部を形成する工程と、


前記ドリフト半導体層の第4の領域上の一部に前記埋込半導体部の導電型と同一の導電型となる不純物を導入して、第1のゲート半導体部を形成する工程と、前記第2のゲート半導体部に電気的に接続された第2のゲート電極を形成する工程と、

前記ドリフト半導体層の第1の領域及び前記チャネル半導体部上に設けられ前 記ソース半導体部の導電型と同一導電型を有する第1の半導体部と、前記ソース 半導体部とを電気的に接続するソース電極を形成する工程と

を含む縦型接合型電界効果トランジスタの製造方法。

【請求項18】 第1導電型の基板上に、第1、第2、第3及び第4の領域

7/



前記ドリフト半導体層の第1、第2及び第4の領域に、前記ドリフト半導体層 の導電型と逆導電型となる不純物を導入して、埋込半導体部を形成する工程と、

前記埋込半導体部及び前記ドリフト半導体層上に、前記埋込半導体部の導電型 と異なる導電型を有するチャネル半導体部を形成する工程と、

前記ドリフト半導体層の第1の領域上にソース半導体部を形成する工程と、

前記ドリフト半導体層の第2の領域あるいは第2及び第3の領域に、前記埋込 半導体部の導電型と同一の導電型を有する不純物を導入して、第2のゲート半導 体部を形成する工程と、

前記ドリフト半導体層の第2の領域上の一部に前記埋込半導体部の導電型と同一の導電型となる不純物を導入して、前記第2のゲート半導体部と前記埋込半導体部とを接続する接続半導体部が点在する様に形成する工程と、

前記第2のゲート半導体部に電気的に接続された第2のゲート電極を形成する 工程と

を含む縦型接合型電界効果トランジスタの製造方法。

【請求項19】 前記ソース半導体部を形成する工程に先立って、前記チャネル半導体部上に前記ソース半導体部の導電型と同一導電型を有する第1の半導体部を形成する工程を更に含み、

前記第1の半導体部の不純物濃度は、前記チャネル半導体部の不純物濃度より低い、請求項15~18の何れか一項に記載の縦型接合型電界効果トランジスタの製造方法。

【請求項20】 前記ドリフト半導体層を形成する工程では、ドレイン半導体部と同一導電型の導電半導体層を形成し、前記導電半導体層と逆導電型の非導電半導体層を前記導電半導体層内に形成し、前記導電半導体層が前記チャネル半導体部と電気的に接続されるように、前記ドリフト半導体層を形成する、請求項15、17、18の何れか一項に記載の縦型接合型電界効果トランジスタの製造方法。

【請求項21】 前記ドリフト半導体層を形成する工程では、前記ドリフト 半導体部と逆導電型の非導電半導体層を形成し、前記非導電半導体層と逆導電型 の導電半導体層を前記非導電半導体層内に形成し、前記導電半導体層が前記チャネル半導体部と電気的に接続されるように、前記ドリフト半導体層を形成する、 請求項15、17、18の何れか一項に記載の縦型接合型電界効果トランジスタ の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法に関する。

[0002]

【従来の技術】


接合型電界効果トランジスタ(JFET: Junction Field Effect Transistor)は、ゲート電圧によりソース電極とドレイン電極間の電流を制御する電圧制御半導体デバイスである。詳細には、JFETは、ソース電極とドレイン電極との間に位置しゲート電極と接するチャネル領域を有し、ゲート半導体層とチャネル半導体層とにより形成されるpn接合によって生じる空乏層の厚さを、ゲート電極に加える電圧によって変化させ、チャネル領域を流れるドレイン電流を制御するデバイスである。

[0003]

今日、シリコンを半導体材料とする半導体デバイスが主流となっている。シリコン系パワー半導体デバイスにおいて、デバイスの耐圧によって使用されるデバイスタイプが異なり、デバイス耐圧が200V以下の低圧系ではMOSFET(金属/酸化膜/半導体 電界効果トランジスタ)が主流であり、デバイス耐圧がそれ以上の高圧系ではIGBT(絶縁ゲートバイポーラトランジスタ)、サイリスタなどが主流である。

[0004]

JFETに関しては、JFETの一種である静電誘導トランジスタ (SIT) がパワー半導体として開発及び製品化されている。SITは、JFETと同様のデバイス構造を有するが、JFETの静特性が飽和を有する五極管特性であるの



[0005]

【発明が解決しようとする課題】

近年、炭化珪素(SiC)、窒化ガリウム(GaN)などのワイドギャップ半導体材料が、シリコンよりも高耐圧かつ低損失、高出力で高周波動作などの優れたパワー半導体デバイスを実現可能な半導体材料として注目されている。特に、高耐圧、低損失に関しては、耐圧 1kVでは、シリコンに比べて 2 桁以上もの低損失化が期待できる。しかしながら現状では、MOS 構造デバイスにおいては、酸化膜直下の表面移動度が小さいため、期待できる低損失デバイスはできていない。

[0006]

パワーデバイスタイプとして、MOS構造の優位性は、電圧駆動でノーマリオフ型であることである。そこで、発明者らは、シリコンではあまり開発されていない、結晶内部の移動度によりその特性が特徴づけられるJFETに着目し、高耐圧の低損失デバイスを検討するに至った。加えて、ノーマリオフ型デバイスのJFETは可能である。また、基板の表面から裏面に向かう方向に電流を流す構造がパワーデバイスとして好ましい構造であると判断して、縦型JFETの検討を行った。

[0007]

そこで、本発明の目的は、高ドレイン耐圧を維持しつつ低損失な縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法を提供することである。

[0008]

【課題を解決するための手段】

まず、この縦型JFETの構造において、低損失を実現するために検討を続けた結果、次のような発明をするに至った。

[0009]

本発明に係る縦型接合型電界効果トランジスタは、ドレイン半導体部と、ドリフト半導体部と、埋込半導体部と、チャネル半導体部と、ソース半導体部と、第

1のゲート半導体部と、第1のゲート電極と、ソース電極とを備える。ドリフト半導体部は、ドレイン半導体部の主面上に設けられ、この主面と交差する方向に延びる第1、第2、第3及び第4の領域を有する。埋込半導体部は、ドリフト半導体部の導電型と逆導電型を有し、ドリフト半導体部の第1、第2及び第4の領域上に設けられる。チャネル半導体部は、第1及び第2の領域上の埋込半導体部に沿って設けられ、埋込半導体部の導電型と異なる導電型を有し、ドリフト半導体部の第3の領域に電気的に接続される。ソース半導体部は、ドリフト半導体部の第1の領域及びチャネル半導体部上に設けられる。第1のゲート半導体部は、埋込半導体部と同一の導電型を有し、埋込半導体部と電気的に接続され、ドリフト半導体部の第4の領域上に設けられる。第1のゲート電極は、ドリフト半導体部の第4の領域上に設けられる。第1のゲート電極は、ドリフト半導体部の第1の領域上のソース半導体部と電気的に接続され、第1のゲート電極上に第1のゲート電極と電気的に絶縁され、ドリフト半導体部の第

[0010]

この様な縦型接合型電界効果トランジスタによれば、埋込半導体部及びチャネル半導体部と、第1のゲート電極及びソース電極とをドリフト半導体部上に配置できる。この構造では、チャネル半導体部の損失とドリフト半導体部の損失との和がデバイスの基本損失となる。このため、チャネル半導体部のみによりデバイスの耐圧を高耐圧にすると、チャネルの不純物濃度は低くなり、チャネル長も長くなり、デバイスの損失は大きくなる。そこで、本発明の構造のように、ドレイン電流を制御するチャネル半導体部とデバイスの耐圧を担うドリフト半導体部とを設けることにより、以下に示す効果がある。第一に、チャネル半導体部は不純物濃度を高くでき、かつ、チャネル長を短くできるので、チャネル半導体部の損失を小さくできる。第二に、ドリフト半導体部は、その不純物濃度及び厚さにより所望のドレイン耐圧を得ることができ、損失を最小限度にとどめることが可能となる。第三に、ドリフト半導体部とチャネル半導体部とを縦方向に積層することにより、限られた面積におけるデバイス損失が低減される。

[0011]

また、縦型接合型電界効果トランジスタは、第2のゲート半導体部を更に備えることが好ましい。第2のゲート半導体部は、ドレイン半導体部の導電型と逆導電型を有し、ドリフト半導体部の第2の領域あるいは第2及び第3の領域上に設けられる。第1のゲート半導体部と第2のゲート半導体部との間には、チャネル半導体部が設けられる。ドリフト半導体部の第2の領域あるいは第2及び第3の領域上に、第2のゲート半導体部と電気的に接続され、ソース電極の下に電気的に絶縁された第2のゲート電極が設けられる。

[0012]

この様なトランジスタによれば、第1のゲート埋込半導体部と第2のゲート半 導体部との間にチャネル半導体部を有するので、チャネル半導体部は両側から制 御される。故に、チャネルの厚さを大きくでき、損失を小さくできる。

[0013]


また、縦型接合型電界効果トランジスタは、第1のゲート半導体部とソース半導体部とをソース電極により電気的に接続することにより、第2のゲート半導体部のみをゲート電極とする。トランジスタの動作周波数を表す指標としては、帰還容量(ゲート/ドレイン間容量)÷相互コンダクタンスが用いられることが多い。第1のゲート半導体部をソース電極に接続することにより、ドレイン半導体部と埋込半導体部とによる容量成分が帰還容量から除かれるので、より高周波領域での動作が可能となる。

[0014]

縦型接合型電界効果トランジスタには、接続半導体部が設けられる。接続半導体部は、埋込半導体部と同一導電型を有し、第2のゲート半導体部と埋込半導体部とを電気的に接続するようにチャネル半導体部を貫通し、ドリフト半導体部の第2の領域上に点在する。この構造によれば、ドリフト半導体部の第4の領域及び第1のゲート半導体部を廃すことができ、同一損失でデバイス面積を小さくできる。

[0015]

縦型接合型電界効果トランジスタは、第1の半導体部を更に備える。第1の半 導体部は、ドリフト半導体部の第1の領域及びチャネル半導体部上に設けられ、



[0016]

このようなトランジスタによれば、チャネル半導体部とソース半導体部との間に第1の半導体部が設けられる。この構造により、エッチングに伴うチャネル半導体部の厚さの公差を吸収できる。したがって、縦型接合型電界効果トランジスタの電気的特性の個体差を小さくできる。

[0017]

縦型接合型電界効果トランジスタは、複数のトランジスタにより構成される基本セル(ブロック)又はチップの外周部分に、第1及び第2のゲート電極の少なくとも一方がゲート電極として設けられる。また、このような構造のトランジスタにおいて、第1のゲート半導体部とソース半導体部とがソース電極により電気的に接続されることが好ましい。このような縦型接合型電界効果トランジスタは、ゲート電極とソース電極とを同時に形成することが可能となり、その結果、製造工程を簡略化できる。

[0018]

縦型接合型電界効果トランジスタは、第2のゲート半導体部とチャネル半導体部とがヘテロ接合を構成するように、ヘテロ接合半導体材料が第2のゲート電極として設けられているものとしてもよい。このような構造のトランジスタによれば、第2のゲート半導体部を形成する工程が不要となり、製造工程が簡略化される。

[0019]

縦型接合型電界効果トランジスタにおいて、ドリフト半導体部の第2の領域上に設けられたチャネル半導体部の厚さは、ドリフト半導体部の第1の領域上に設けられた埋込半導体部とソース半導体部との間隔よりも小さいことが好ましい。この様なトランジスタによれば、埋込半導体部及び第2のゲート半導体部をソース半導体部から離すことができる。これにより、ゲートとソース間の耐圧が向上される。また、チャネル半導体部とソース半導体部との距離は、縦方向にとられるので、この距離を大きくとってもトランジスタのチップサイズは大きくならな

61

[0020]

縦型接合型電界効果トランジスタにおいて、埋込半導体部上のチャネル半導体部の厚さ、あるいは埋込半導体部と第2のゲート半導体部との間に位置する、ドレイン半導体部の導電型と同一導電型のチャネル半導体部の厚さは、当該縦型接合型電界効果トランジスタがノーマリオフ特性を示すように決定されていることが好ましい。

[0021]


この様な縦型接合型電界効果トランジスタによれば、チャネル半導体部の厚さをエッチングによって決定できる。このため、各ゲート半導体部あるいは埋込半導体部と、当該半導体部と逆導電型を有するチャネル半導体部との間の拡散電位によって生じる空乏層がチャネル半導体部の全域にひろがるように、チャネル半導体部の不純物濃度及び厚さを薄くすることが容易になる。したがって、ゲート電圧が印加されていなくても、チャネル半導体部を空乏化させることが可能となり、ノーマリオフ型のトランジスタを実現できる。

[0022]

縦型接合型電界効果トランジスタによれば、チャネル半導体部は、低濃度層と高濃度層とが交互に積層されている構造を有する。各層の厚さは、nm(ナノメータ: $10^{-9}m$)オーダである。この構造により、多数のキャリアが存在する高濃度層から、量子効果により、キャリア移動度の大きい低濃度層へキャリアが浸みだす。その結果、チャネル半導体部に流れる電流が増大し、チャネル半導体部の損失が低減される。

[0023]

縦型接合型電界効果トランジスタのドリフト半導体部は、ドレイン半導体部の主面と交差する基準面に沿って延びドレイン半導体部の導電型と同一の導電型を有しドリフト半導体部の第3の領域からチャネル半導体部に電気的に接続される導電半導体領域と、導電半導体領域に隣接して設けられドレイン半導体部の導電型と逆導電型を有し埋込半導体部に電気的に接続される非導電半導体領域とを有することが好ましい。また、導電半導体領域と非導電半導体領域とが、ドリフト



[0024]

このような縦型接合型電界効果トランジスタによれば、ドリフト半導体部の損失を小さくできる。すなわち、ゲート半導体部にドレイン電流が流れるように電圧を印加すると、チャネル半導体部で制御されたドレイン電流は、ドリフト半導体部の導電半導体領域を経由してドレイン半導体部に達する。一方、ゲート半導体部にドレイン電流が流れないように電圧を印加すると、ドリフト半導体部の導電半導体領域及び非導電半導体領域が、共に空乏化されるように不純物濃度及び各半導体領域の厚さが決定されており、一種の誘電体と等価な状態になる。この様な状態においては、ドリフト半導体部は一定の電界強度を有するので、ドリフト半導体部に導電半導体領域及び非導電半導体領域がない場合に比べて、ドリフト半導体部の厚さを半分にできる。したがって、所望のドレイン耐圧を実現するにあたり、導電半導体領域の不純物濃度を高くでき、かつ、ドリフト半導体部の厚さを半分にできる。その結果、ドリフト半導体部の損失を小さくできる。

[0025]

このような縦型接合型電界効果トランジスタでは、ワイドギャップ半導体材料であるSiCやGaN等により、ドレイン半導体部、ドリフト半導体部、第1のゲート半導体部、チャネル半導体部などの各半導体部を形成することが好ましい。ワイドギャップ半導体は、シリコンに比べてバンドギャップが大きく最大絶縁破壊強度が大きいなど、パワーデバイス半導体材料として優れた特性を有する。したがって、特にシリコンと比較して低損失が実現できる。

[0026]

縦型接合型電界効果トランジスタの製造方法は、第1導電型の基板上に、第1、第2、第3及び第4の領域を有するドリフト半導体層を形成する工程と、ドリフト半導体層の第1、第2及び第4の領域に、ドリフト半導体層の導電型と逆導電型となる不純物を導入して、埋込半導体部を形成する工程と、埋込半導体部及びドリフト半導体層上に、埋込半導体部の導電型と異なる導電型を有するチャネル半導体部を形成する工程と、ドリフト半導体層の第1の領域上にソース半導体

部を形成する工程と、ドリフト半導体層の第4の領域上の一部に埋込半導体部の 導電型と同一の導電型となる不純物を導入して、第1のゲート半導体部を形成す る工程と、第1のゲート半導体部に電気的に接続された第1のゲート電極を形成 する工程と、第1のゲート電極と電気的に絶縁された層間膜を形成する工程と、 層間膜上にソース半導体部と電気的に接続されるソース電極を形成する工程とを 含む。

[0027]

縦型接合型電界効果トランジスタの製造方法は、第1のゲート半導体部を形成する工程に先立って、ドリフト半導体層の第2の領域あるいは第2及び第3の領域に、第1のゲート半導体部の導電型と同一導電型を有する不純物を導入して、第2のゲート半導体部を形成する工程を更に含み、第2のゲート半導体部と電気的に接続された第2のゲート電極を、第1のゲート電極を形成する工程にて形成することが好ましい。

[0028]

縦型接合型電界効果トランジスタの製造方法は、第1導電型の基板上に、第1、第2、第3及び第4の領域を有するドリフト半導体層を形成する工程と、ドリフト半導体層の第1、第2及び第4の領域に、ドリフト半導体層の導電型と逆導電型となる不純物を導入して、埋込半導体部を形成する工程と、埋込半導体部及びドリフト半導体層上に、埋込半導体部の導電型と異なる導電型を有するチャネル半導体部を形成する工程と、ドリフト半導体層の第1の領域上にソース半導体部を形成する工程と、ドリフト半導体層の第2の領域あるいは第2及び第3の領域に、埋込半導体部の導電型と同一の導電型となる不純物を導入して、第2のゲート半導体部の導電型と同一の導電型となる不純物を導入して、第1のゲート半導体部を形成する工程と、ドリフト半導体層の第4の領域上の一部に埋込半導体部の導電型と同一の導電型となる不純物を導入して、第1のゲート半導体部を形成する工程と、第2のゲート半導体部に電気的に接続された第2のゲート電極を形成する工程と、第1のゲート半導体部と、ソース半導体部とを同時に電気的に接続するソース電極を形成する工程とを含むことが好ましい。

[0029]

縦型接合型電界効果トランジスタの製造方法は、第1導電型の基板上に、第1

、第2、第3及び第4の領域を有するドリフト半導体層を形成する工程と、ドリフト半導体層の第1、第2及び第4の領域に、ドリフト半導体層の導電型と逆導電型となる不純物を導入して、埋込半導体部を形成する工程と、埋込半導体部及びドリフト半導体層上に、埋込半導体部の導電型と異なる導電型を有するチャネル半導体部を形成する工程と、ドリフト半導体層の第1の領域上にソース半導体部を形成する工程と、ドリフト半導体層の第2の領域あるいは第2及び第3の領域に、埋込半導体部の導電型と同一の導電型を有する不純物を導入して、第2のゲート半導体部を形成する工程と、ドリフト半導体層の第2の領域上の一部に埋込半導体部の導電型と同一の導電型となる不純物を導入して、埋込半導体部と第2のゲート半導体部とを電気的に接続する接続半導体部を形成する工程と、第2のゲート半導体部に電気的に接続された第2のゲート電極を形成する工程とを含むことが好ましい。

[0030]

縦型接合型電界効果トランジスタの製造方法は、ソース半導体部を形成する工程に先立って、チャネル半導体部上にソース半導体部の導電型と同一導電型を有する第1の半導体部を形成する工程を更に含み、第1の半導体部の不純物濃度は、チャネル半導体部の不純物濃度より低いことが好ましい。

[0031]

縦型接合型電界効果トランジスタの製造方法は、ドリフト半導体層を形成する 工程では、ドレイン半導体部と同一導電型の導電半導体層を形成し、導電半導体 層と逆導電型の非導電半導体層を導電半導体層内に形成し、導電半導体層がチャ ネル半導体部と電気的に接続されるように、ドリフト半導体層を形成することが 好ましい。

[0032]

縦型接合型電界効果トランジスタの製造方法は、ドリフト半導体層を形成する 工程では、ドリフト半導体部と逆導電型の非導電半導体層を形成し、非導電半導 体層と逆導電型の導電半導体層を非導電半導体層内に形成し、導電半導体層がチャネル半導体部と電気的に接続されるように、ドリフト半導体層を形成すること が好ましい。

[0033]

【発明の実施の形態】

以下、添付図面を参照して、本発明に係る縦型接合型電界効果トランジスタの 好適な実施形態について詳細に説明する。なお、以下の説明において、同一又は 相当する要素には、同一の符号を付し、重複する説明は省略する。また、図中の トランジスタのアスペクト比は、実際のトランジスタのものと必ずしも一致する ものではない。

[0034]

(第1の実施形態)

図1は、第1の実施形態における縦型JFET1aの断面図である。図1に示す様に、縦型JFET1aは、n+型ドレイン半導体部2と、n型ドリフト半導体部3と、p型埋込半導体部4と、n型チャネル半導体部5と、p+型ゲート半導体部6と、n+型ソース半導体部7とを有する。

[0035]

縦型JFET1aは、この素子の一方の面から他方の面に向かう方向(以下、「電流方向」と記す。)に、多数キャリアが移動する縦型構造を有する。図1には、座標系が示されている。この座標は、JFETチャネル部の電流方向をy軸に合わせるように規定されている。

[0036]

n+2ドレイン半導体部 2 は、対向する一対の面を有する。また、n+2ドレイン半導体部 2 は、ドーパントが添加された基板であることができ、好適な実施例では、この基板は、S i C (炭化珪素)により形成されている。S i C に添加されるドーパントとしては、周期律表第 5 族元素であるN (窒素)、P (リン)、A s (砒素)といったドナー不純物が利用できる。n+2ドレイン半導体部 2 は、一対の面の一方(裏面)にドレイン電極 2 a を有する。ドレイン電極 2 a は金属で形成されている。

[0037]

n型ドリフト半導体部3は、n+型ドレイン半導体部2の一対の面の他方(表面)上に設けられている。n型ドリフト半導体部3は、その表面に、y軸方向に

順に配置された第1~第4の領域3a,3b,3c,3dを有する。第1~第4の領域3a,3b,3c,3dは、所定の軸方向(図1のx軸方向)に延びており、好適な実施例では、矩形状の領域である。第1、第2、第4の領域3a,3b,3d上にはp型埋込半導体部4が設けられている。第1~第3の領域3a,3b,3c上にはチャネル半導体部5が設けられている。ドリフト半導体部3の導電型はドレイン半導体部2の導電型と同一であって、ドリフト半導体部3のドーパント濃度は、ドレイン半導体部2のドーパント濃度より低い。好適な実施例では、ドリフト半導体部3は、ドーパントが添加されたSiC(炭化珪素)により形成されている。

[0038]

p型埋込半導体部4は、第1~第3の領域3a,3b,3c上に設けられている。埋込半導体部4の導電型はドリフト半導体部3の導電型と反対である。好適な実施例では、p型埋込半導体部4は、ドーパントが添加されたSiC(炭化珪素)により形成されている。このドーパントとしては、周期律表第3族元素であるB(硼素)、A1(アルミニウム)といったアクセプタ不純物が利用できる。

[0039]

n型チャネル半導体部 5 は、第 1 ~第 3 の領域 3 a, 3 b, 3 c上に設けられている。n型チャネル半導体部 5 は、p型埋込半導体部 4 に沿って所定の軸方向(図 1 の y 軸方向)に延びる。n型チャネル半導体部 5 は、第 3 の領域 3 c においてn型ドリフト半導体部 3 と電気的に接続されている。チャネル半導体部 5 の導電型は埋込半導体部 4 の導電型と反対であるので、埋込半導体部 4 とチャネル半導体部 5 との界面には p n 接合が形成される。n型チャネル半導体部 5 を流れるドレイン電流は、p型埋込半導体部 4 によって制御される。n型チャネル半導体部 5 のドーパント濃度は、n+型ドレイン半導体部 2 のドーパント濃度よりも低い。好適な実施例では、n型チャネル半導体部 5 は、ドーパントが添加された S i C により形成されている。好適な実施例では、チャネル長(図中 y 軸方向)は、チャネル厚(図中 z 軸方向)の 1 0 倍より大きい。

[0040]

p+型ゲート半導体部6は、第4の領域3d及びp型埋込半導体部4上に設け

られている。p+型ゲート半導体部6は、縦方向(図1のx軸方向)に延びる。p+型ゲート半導体部6の表面上には、ゲート電極6aが設けられている。ゲート電極6aは金属で形成されている。p+型ゲート半導体部6は、p型埋込半導体部4をゲート電極6aに接続している。

[0041]

n+型ソース半導体部7は、第1の領域3a及びn型チャネル半導体部5上に設けられている。ソース半導体部7は、ドレイン半導体部2の導電型と同一導電型を有する。ソース半導体部7は、チャネル半導体部5を介して、ドリフト半導体部3と接続されている。また、n+型ソース半導体部7上には、ソース電極7aが設けられている。ソース電極7aは金属で形成されている。n型チャネル半導体部5は、シリコン酸化膜といった絶縁膜8、9によりソース電極7aと絶縁されている。

[0042]

(第2の実施形態)

次に、縦型JFET1aの製造方法について説明する。図2(a)~図2(c)、図3(a)~図3(c)、図4(a)~図4(c)、図5(a)~図5(c)、図6は、第2の実施形態に係る縦型JFET1aの製造工程を示す断面図である。

[0043]


(ドレイン半導体膜形成工程)

まず、図2(a)に示す様に基板を準備する。基板としては、n+型SiC半導体基板が例示される。基板のドーパント濃度は、この基板がドレイン半導体部2として利用できる程度に高濃度である。

[0044]

(ドリフト半導体膜形成工程)

図2(b)に示す様に、n+型ドレイン半導体部2の表面にSiC膜3をエピタキシャル成長法により形成する。SiC膜3の膜厚<math>T1は、例えば、 $10\mu m$ である。SiC膜3の導電型は、n+2ドレイン半導体部2の導電型と同一である。E SiC膜3のドーパント濃度は、E がレイン半導体部2のドーパ



[0045]

(埋込半導体部形成工程)

図2(c)を参照して、埋込半導体部を形成する工程について説明する。所定の軸方向(図中x軸方向)に伸びるパターンを有するマスクM1を形成する。このマスクM1を用いて、Si C膜3上に形成された領域3 e にドーパントA1を選択的にイオン注入して、所定の深さを有するp型埋込半導体部4を形成する。p型埋込半導体部4の深さD1は、例えば、 1.2μ m程度である。p型埋込半導体部4のドーパント濃度は、例えば、 $1 \times 10^{18}/c$ m 3程度である。埋込半導体部を形成した後、マスクM1を除去する。

[0046]


(チャネル半導体膜形成工程)

図3(a)に示す様に、p型埋込半導体部4の表面及びSiC膜3上にSiC膜5をエピタキシャル成長法により形成する。SiC膜5の膜厚T2は、例えば、0.3μm程度である。SiC膜5の導電型は、n+型ドレイン半導体部2の導電型と同一である。また、SiC膜5のドーパント濃度は、n+型ドレイン半導体部2のドーパント濃度よりも低い。SiC膜5のドーパント濃度は、例えば、1×10¹⁷/cm³程度である。このSiC膜5からは、n型チャネル半導体部が形成される。なお、本実施形態では、n型ドリフト半導体部、及びn型チャネル半導体部のために単一のSiC膜を形成したけれども、ドリフト半導体部及びチャネル半導体部の各々のためにSiC膜を繰り返して成膜する複数の成膜工程を含むようにしてもよい。また、SiC膜3がドリフト半導体部及びチャネル半導体部として働くように、所望のドーパント濃度プロファイルをSiC膜に対して採用できる。

[0047]

(ソース半導体膜形成工程)

図3(b)に示す様に、SiC膜5の表面に、エピタキシャル成長法により、n+型ソース層のためのSiC膜7を形成する。SiC膜7の膜厚T3は、例え



[0048]

(ソース及びチャネル半導体部形成工程)

図3(c)を参照して、ソース半導体部を形成する工程について説明する。マスクM2を用いて、n+2 ソース層 7 とS i C 膜 5 及びS i C 膜 3 とを選択的に深さD 2 に達するまでエッチングする。その結果、マスクM 2 で覆われたn+2 ソース層 7 とS i C 膜 5 の部分がエッチングされずに残り、n+2 ソース半導体部となる。また、マスクで覆われていない部分のP 型埋込半導体部表面上のS i C 膜 3 の厚さT 4 が、J F E T の特性を大きく左右する(真性チャネル半導体部)。エッチングの深さD 2 は、例えばD 3 4 4 4 5 4 5 5 i 5 5 i 5 5 i 5 C 膜 5 の厚さ5 5 i 5 C 膜 5 の厚さ5 f 5 i 5 C 膜 5 の厚さ5 f 5 i 5 C i 5

[0049]


(p+型半導体部形成工程)

図3(c)を参照して、p+型ゲート半導体部を形成する工程について説明する。マスクM3を用いて、<math>SiC膜5上に形成された領域5aにドーパントA2を選択的にイオン注入してp+型ゲート半導体部6を形成する。図4(a)を参照すると、<math>p型埋込半導体部4に達するp+型ゲート半導体部6が半導体部5内に形成されている。<math>p+型半導体部を形成した後、マスクM3を除去する。

[0050]

(熱酸化工程)

図4(b)を参照して、縦型JFET1aを熱酸化する工程について説明する。縦型JFET1aに熱酸化処理を施す。熱酸化処理は、高温(例えば約1200℃)でSiCを酸化性雰囲気に晒すと、各半導体部中のシリコンが酸素と化学反応してシリコン酸化膜(SiO2)が形成される。その結果、各半導体部の表



[0051]

(開口部形成工程)

図4 (c)を参照して、ゲート電極を形成するための開口部を形成する工程について説明する。フォトレジストのマスクを用いて、酸化膜8を選択的にエッチングして開口部を形成する。開口部では、p+型ゲート半導体部6及びn+型ソース半導体部7の表面部分が露出している。露出部分がそれぞれゲート電極及びソース電極への導通部分となる。開口部を形成した後、レジストマスクを除去する。

[0052]

(電極形成工程)

図5 (a)を参照して、電極を形成する工程について説明する。縦型JFET 1 aの表面に、例えばNiといった電極用の金属膜を堆積する。次に、所定の形状を有するフォトレジストのマスクを形成する。このマスクを用いて、電極用の金属膜を選択的にエッチングする。その結果、レジストパターンで覆われた電極用の金属膜の部分がエッチングされずに残り、ゲート電極6 a及びソースオーミック電極7 aとなる。電極を形成した後、レジストマスクを除去する。


[0053]

なお、開口部形成工程におけるフォトレジストパターンを除去せずに直接、フォトレジスト上も含めて電極材料用の金属膜を堆積し、その後、フォトレジストを除去すると同時にフォトレジスト上の金属膜を除去することも可能である。表面に電極を形成した後、表面全体をレジストで覆い、電極材料用の金属膜を表面全体に堆積して表面レジストを除去する。そして、高温(例えば、1050℃)のアルゴン等の不活性ガス雰囲気中で熱処理することによって、各電極(ソース、ドレイン、ゲート)と各半導体部との間にオーミック接続を形成する。

[0054]

(絶縁膜形成工程)

図 5 (b) を参照して、絶縁膜を形成する工程について説明する。縦型 J F E T l a の表面の全体に、C V D (Chemical Vapor Deposition) 等により、S i



[0055]

(開口部形成工程)

図5 (c)を参照して、ソース電極を形成するための開口部を形成する工程について説明する。フォトレジストのマスクを用いて、酸化膜 8 と絶縁膜 9 とを選択的にエッチングしてコンタクト孔 9 a を形成する。開口部では、ソースオーミック電極 7 a の表面部分が露出している。露出部分がソース電極への導通部分となる。コンタクト孔 9 a は、ソースオーミック電極 7 a に到達するように設けられている。コンタクト孔 9 a を形成した後、レジストマスクを除去する。

[0056]

(電極形成工程)

次に、図6を参照して、ソース電極を形成する工程について説明する。ソース半導体部7の表面に接触するようにソース電極7bを形成する。ソース電極7bは、図5 (c)に示したコンタクト孔9aを通って、ソース半導体部7に接触している。配線金属膜の材料としては、低抵抗、微細加工の容易性、密着性の観点からアルミニウム (A1) やA1合金が好適であるが、銅(Cu)、タングステン(W)であってもよく、これらに限定されない。

[0057]

以上説明した工程により、第1の実施形態に示された縦型JFET1aが完成した。縦型JFET1aの構造では、p型埋込半導体部4及びn型チャネル半導体部5をn型ドリフト半導体部3上に配置できる。故に、チップサイズを大きくすることなく、n型ドリフト半導体部3の厚さにより所望のドレイン耐圧を得ることができる。したがって、ソースとドレイン間の耐圧を向上できる。また、n型チャネル半導体部5の下だけでなく、p型埋込半導体部4の下に位置するn型ドリフト半導体部3にもキャリアが流れる。したがって、耐圧を維持しつつオン抵抗を下げることができる。つまり、本構造は高耐圧JFETに好適である。

[0058]

また、本実施形態では、ドレイン、ソース、ゲートの半導体部をSiCにより 形成した。SiCは、Si(珪素)やGaAs(ガリウム砒素)といった半導体 に比べて以下の点において優位である。すなわち、高融点且つバンドギャップ (禁制帯幅)が大きいので、素子の高温動作が容易になる。また、絶縁破壊電界が大きいので高耐圧かつ低損失が可能となる。更には、熱伝導率が高いので放熱が容易になるといった利点がある。

[0059]

(第3の実施形態)

次に、図7を参照して、第1の実施形態の変形である第3の実施形態について 説明する。第3の実施形態における縦型JFETに関して、第1の実施形態にお いて説明した縦型JFET1aの構成と同様である各構成要素には、同一の符合 を付した。以下、第1の実施形態とは異なるチャネル半導体部の構成について説 明する。


[0060]

図7は、第3の実施形態における縦型JFET1bの断面図である。第3の実施形態と第1の実施形態とは、チャネル領域の構造が異なる。すなわち、第1の実施形態では、n型チャネル半導体部5が第1の領域3a上でn+型ソース半導体部7と接触する構成とした。これに対して、第3の実施形態では、縦型JFET1bはn型チャネル半導体部5とn+型ソース半導体部7との間にn-型半導体部10を更に備えている。本構造によれば、n型チャネル半導体部5はエッチングされないので、チャネル半導体部の厚さがエッチング工程によるばらつきの影響を受けない。したがって、縦型JFET1bの電気的特性の個体差を小さくできる。

[0061]

 n^- 型半導体部 10 は、第 1 ~第 3 の領域 3 a , 3 b , 3 c 及び n 型チャネル 半導体部 5 上に設けられている。半導体部 1 0 の 導電型はチャネル半導体部 5 の 導電型と同一である。 n^- 型半導体部 1 0 の ドーパント 濃度は、 n 型チャネル半 導体部 5 の ドーパント 濃度より低い。 n^- 型半導体部 1 0 の ドーパント 濃度は、 n の n

なお、本実施の形態にて説明したn型半導体部とn-型半導体部とから成るチ



[0062]

(第4の実施形態)

次に、図8(a)~図8(c)を参照して、第2の実施形態の変形である第4の実施形態について説明する。第4の実施形態における縦型JFETの製造方法に関して、第2の実施形態において説明した縦型JFET1aの製造方法と同様である各構成要素には、同一の符合を付した。以下、第2の実施形態と異なるチャネル半導体膜形成工程、n-型半導体膜形成工程、及びソース半導体部形成工程について説明する。

[0063]

(チャネル半導体膜形成工程)

チャネル半導体膜形成工程は、ゲート半導体部形成工程に引き続いて行われる。図8(a)に示す様に、p+型ゲート半導体部4の表面及びSi C膜3上にSi C膜5をエピタキシャル成長法により形成する。Si C膜5の膜厚T6は、例えば、0. 1 μ m程度である。Si C膜5の導電型は、n+型ドレイン半導体部2の導電型と同一である。また、Si C膜5のドーパント濃度は、n+型ドレイン半導体部2のドーパント濃度よりも低い。Si C膜5のドーパント濃度は、例えば、 $1 \times 10^{17}/c$ m 3程度である。このSi C膜5からは、n型チャネル半導体部が形成される。

[0064]

(n-型半導体膜形成工程)

図8(b)に示す様に、SiC膜5の表面にSiC膜10をエピタキシャル成長法により形成する。SiC膜10の膜厚T7は、例えば、 0.2μ m程度である。SiC膜10の導電型は、SiC膜5の導電型と同一である。SiC膜10のドーパント濃度は、SiC膜5のドーパント濃度よりも低い。SiC膜10のドーパント濃度は、Mえば、M2は、M3程度である。このM3に戻10からは、M2世導体部が形成される。

[0065]

(ソース半導体膜形成工程)

引き続いて、図8(b)を参照しながら、ソース半導体膜を形成する工程について説明する。SiC膜10の表面に、エピタキシャル成長法により、n+型ソース層のためのSiC膜7を形成する。SiC膜7の厚さは、例えば、 0.2μ m程度である。SiC膜7の導電型は、n+型ドレイン半導体部2の導電型と同一である。また、SiC膜7のドーパント濃度は、SiC膜10のドーパント濃度よりも高く、例えば、 $1\times10^{19}/c$ m3程度である。

[0066]

(ソース半導体部形成工程)

図8 (c)を参照して、ソース半導体部を形成する工程について説明する。所定の領域を覆うパターンを有するマスクM4を形成する。マスクM4を用いて、n+型ソース層7及びn-型半導体層10を選択的にエッチングする。その結果、レジストパターンで覆われたn+型ソース層7及びn-型半導体層10が部分的にエッチングされずに残り、n+型ソース半導体部になる。エッチングの深さD3は、半導体層5に到達しないような深さである。ソース半導体部を形成した後、マスクM4を除去する。


[0067]

以上、第2の実施形態と異なるチャネル半導体膜形成工程、n-型半導体膜形成工程、及びソース半導体部形成工程について説明した。ソース半導体部形成工程に引き続いて、p+型半導体部形成工程が行われる。他の工程に関しては、第2の実施形態と同様である。本実施形態における縦型JFETの製造方法によれば、ソース半導体部形成工程において、SiC膜5がエッチングされることはない。故に、チャネル半導体部の厚さがエッチング工程によるばらつきの影響を受けない。したがって、トランジスタの電気的特性の個体差を小さくできる。

[0068]

(第5の実施形態)

第5の実施形態における縦型JFET1cについて説明する。図9は、縦型JFET1cの斜視図である。図9に示す様に、縦型JFET1cは、n+型ドレイン半導体部2と、n型ドリフト半導体部3と、p+型ゲート拡散半導体部41



[0069]

p+型ゲート拡散半導体部 4 1~4 5 は、トランジスタの基本セルや半導体チップの外周部分に設けられる外部接続用のゲート配線の役割と、チャネル幅の制御を行うゲートとしての機能とを併せもつ。すなわち、p+型ゲート拡散半導体部 4 1~4 5 は、y軸方向に所定の間隔を隔ててn型チャネル半導体部 5 の内部に埋め込まれるように形成されている。p+型ゲート拡散半導体部 4 1~4 5 の各々は、所定の軸方向(図 9 の x 軸方向)に延びている。好適な実施例では、p+型ゲート拡散半導体部 4 1~4 5 は、ドーパントが添加された SiC(炭化珪素)により形成されている。ゲート電極 4 a は、後述の一括ソース電極 7 a を囲むように設けられている。

[0070]

n+型ソース半導体部7は、n型チャネル半導体部5上に設けられている。ソース半導体部7は、ドレイン半導体部2の導電型と同一導電型を有する。n+型ソース半導体部7は、n型チャネル半導体部5を介してn型ドリフト半導体部3と接続されている。また、n+型ソース半導体部7の表面上には、一括ソース電極7aが設けられている。一括ソース電極7aは金属で形成されている。また、p+型ゲート拡散半導体部41とn+型ソース半導体部7とは、一括ソース電極7aにより電気的に接続されている。


[0071]

本実施の形態における縦型JFET1cの構造によれば、ゲート配線が半導体内部に埋め込まれているので、表面でのゲート配線が不要となる。したがって、複数のトランジスタにより構成される半導体チップ全体で考えたとき、チップ表面の配線が簡素になる。また、チップの表面積を小さくできる。

[0072]

(第6の実施形態)

次に、図10を参照して、第1の実施形態の変形態様である第6の実施形態について説明する。第6の実施形態における縦型JFETに関して、第1の実施形



[0073]

図10は、第6の実施形態における縦型JFET1dの断面図である。第6の 実施形態と第1の実施形態とは、ゲート半導体部の構造が異なる。すなわち、第 6の実施形態では、第2及び第3の領域3b,3c並びにn型チャネル半導体部 5上にp+型ゲート半導体部11が設けられている。

[0074]

ゲート半導体部 1 1 の導電型はチャネル半導体部 5 の導電型と逆導電型である。ゲート半導体部 1 1 の p型ドーパント濃度は、チャネル半導体部 5 の n型ドーパント濃度より高いので、空乏層はチャネル半導体部に伸びる。 p +型ゲート半導体部 1 1 のドーパント濃度は、例えば、 1 × 1 0 18/c m3程度である。好適な実施例では、 p型ゲート半導体部 1 1 は、ドーパントが添加された S i C により形成されている。 p型ゲート半導体部の厚さは、例えば、 0 . 3 μ m程度である。縦型 J F E T 1 d は、 p型埋込半導体部 4 と p型ゲート半導体部 1 1 との間に n型チャネル半導体部 5 を有するので、 n型チャネル半導体部 5 の両側からチャネルを制御できる。この構造によれば、 n型チャネル半導体部 5 の片側からチャネルを制御する場合に比べて、制御できるチャネルの幅が増す。これにより、ノーマリオフの実現が容易な構造となる。

[0075]

(第7の実施形態)

次に、図11(a)及び図11(b)を参照して、第2の実施形態の変形態様である第7の実施形態について説明する。第7の実施形態における縦型JFETの製造方法に関して、第2の実施形態において説明した縦型JFET1aの製造方法と同様である各構成要素には、同一の符合を付した。以下、第2の実施形態と異なるp+型ゲート半導体部形成工程について説明する。

[0076]

(p+型ゲート半導体部形成工程)

p+型ゲート半導体部形成工程は、p+型半導体部形成工程に引き続いて行われ

る。図11 (a)を参照して、p+型ゲート半導体部を形成する工程について説明する。所定の形状を有するマスクM3を用いて、Si C膜5上の領域5a にドーパントA2を選択的にイオン注入して、所定の深さを有するp+型ゲート半導体部11を形成する。p+型ゲート半導体部11の形成により形成されるチャネル層の厚さD4は、縦型JFETの閾値に応じて決定される。例えば、D4は0.2 μ m程度である。ゲート半導体部を形成した後、マスクM3を除去する。その結果、図11(b)に示すような縦型JFETとなる。以上、第2の実施形態と異なるp+2型ゲート半導体部形成工程について説明した。p+22ゲート半導体部形成工程に引き続いて、熱酸化工程が行われる。他の工程に関しては、第2の実施形態と同様であるが、これに限定されるものではない。

[0077]

(第8の実施形態)

図12を参照して、第6の実施形態の変形態様である第8の実施形態について説明する。第6の実施形態における縦型JFETに関して、第6の実施形態において説明した縦型JFET1dの構成と同様である各構成要素には、同一の符合を付した。以下、第1の実施形態とは異なるゲート半導体部の構造について説明する。


[0078]

図12は、第8の実施形態における縦型JFET1eの断面図である。第8の実施形態と第1の実施形態とは、ゲート半導体部の構造が異なる。すなわち、第8の実施形態では、縦型JFET1eは、p+型ゲート半導体部12を備えている。n型チャネル半導体部5とp+型ゲート半導体部12とのpn接合は、ヘテ:口接合である。n型チャネル半導体部5はSiCにより形成されている。p+型ゲート半導体部12はポリシリコンにより形成されている。これにより、第6の実施形態に示したp+型ゲート半導体部11を形成するためのSiCのエピタキシャル成長工程が不要となり、縦型JFET1eを容易に構成できる。

[0079]

(第9の実施形態)

次に、図13 (a) 及び図13 (b) を参照して、第6の実施形態の変形態様



[0080]

図13(a)は、第9の実施形態における縦型JFET1fの断面図である。 第9の実施形態と第1の実施形態とは、ゲート半導体部の構造が異なる。すなわ ち、第9の実施形態では、p+型ゲート半導体部4とp+型ゲート半導体部11と は、チャネル領域を挟んでいる。縦型JFET1fは、n型チャネル半導体部5 のチャネル領域内に設けられたp+型半導体部13を更に備える。p+型半導体部 13は、p+型ゲート半導体部4の領域4a上に設けられている。p+型半導体部 13は、n型チャネル半導体部5を部分的に貫く様に設けられている。

[0081]

図13(b)は、縦型JFET1fのIII-III線における断面図である。図13(b)に示すように、p+型半導体部13は、x軸方向に所定の間隔を隔てて n型チャネル半導体部5中に配列されている。p+型半導体部13のドーパント 濃度は、n型チャネル半導体部5のドーパント濃度より高い。このため、空乏層は、主にn型チャネル半導体部5内に伸びる。好適な実施例では、p+型半導体部13は、ドーパントが添加されたSiCにより形成されている。縦型JFET1fにおいては、p+型ゲート半導体部4は、p+型ゲート半導体部11とp+型半導体部13を介して電気的に接続されている。これにより、p+型ゲート半導体部4とp+型ゲート半導体部11とに同電位が印加されるので、チャネル層の厚さを増加できる。

[0082]

(第10の実施形態)

次に、図14(a)及び図14(b)を参照して、第1の実施形態の変形態様である第10の実施形態について説明する。第10の実施形態における縦型JFETに関して、第1の実施形態において説明した縦型JFET1aの構成と同様である各構成要素には、同一の符合を付した。以下、第1の実施形態との差異に

ついて説明する。

[0083]

図14(a)は、第10の実施形態における縦型JFET1gの断面図である。第10の実施形態と第1の実施形態とは、チャネル半導体部の構造が異なる。すなわち、第10の実施形態では、チャネル半導体部はパルスドープ構造を有する。

[0084]

図14(b)に示す様に、パルスドープ半導体部14は、n-型SiC層141~144とn+型SiC層145~147とが交互に積層されて構成されている。また、n-型SiC層141~144のドーパント濃度は、n+型SiC層145~147のドーパント濃度よりも低い。n-型SiC層141~144のドーパント濃度は、例えば、1×10¹⁶/cm³程度である。n-型SiC層141~144の厚さT8は、例えば、10nm前後である。n+型SiC層141~144の厚さT8は、例えば、10nm前後である。n+型SiC層145~147のドーパント濃度は、1×10¹⁷/cm³~1×10¹⁸/cm³である。n+型SiC層145~147のドーパント濃度は、1×10¹⁷/cm³~1×10¹⁸/cm³である。の様な構造により、キャリアは、高濃度層よりもキャリア移動度が大きい低濃度層を移動するので、チャネル領域を流れる電流が増加する。その結果、オン抵抗を低減できる。


[0085]

(第11の実施形態)

次に、図15を参照して、第1の実施形態の変形態様である第11の実施形態について説明する。第11の実施形態における縦型JFETに関して、第1の実施形態において説明した縦型JFET1aの構成と同様である各構成要素には、同一の符合を付した。以下、第1の実施形態と異なるドリフト半導体部の構造について説明する。

[0086]

図15は、第11の実施形態における縦型JFET1jの断面図である。第1 1の実施形態は、第1の実施形態とドリフト半導体部の構造の点において異なる 。すなわち、第1の実施形態では、ドリフト半導体部は、n+型ドレイン半導体



[0087]

図15を参照すると、ドリフト半導体部は、n+型ドレイン半導体部2の主面 上に設けられている。ドリフト半導体部は、n+型ドレイン半導体部2の主面に 交差する基準面に沿って延びるp型半導体領域31,33及びn型半導体領域3 2を有する。p型半導体領域31,33は、n型半導体領域32を挟むように配 列されている。p型半導体領域とn型半導体領域との接合面は、p+型ゲート半 導体部41,42とn+型ドレイン半導体部2との間に位置する。

[0088]

p型半導体領域31,33は、p+型ゲート半導体部41,42とn+型ドレイン半導体部2との間に位置し、p+型ゲート半導体部41,42に沿って(図15のx軸方向)延びている。

[0089]

n型半導体領域32は、p+型ゲート半導体部41とp+型ゲート半導体部42 との間のn型チャネル半導体部5と、n+型ドレイン半導体部2との間に位置し、p+型ゲート半導体部41,42に沿う方向(図15のx軸方向)に延びている。n型半導体領域32は、ドレイン半導体部2の導電型と同一の導電型を有する。

[0090]

超接合構造は、図16に示すように、第6の実施形態において説明した縦型JFET1dのドリフト半導体部にも適用可能である。また、超接合構造は、図17に示すように、第9の実施形態において説明した縦型JFET1fのドリフト半導体部にも適用可能である。超接合構造は、その他の実施形態において説明した縦型JFETにも適用できる。

[0091]

本実施形態における縦型JFET1jによれば、ドリフト半導体部は、導電型の異なる複数の半導体領域により構成されている。この様な構造を有するドリフ

ト半導体部は、高ドレイン電圧が印加されるときに、ドリフト半導体部の全体が 十分に空乏化される。したがって、ドリフト半導体部における電界の最大値が低 くなる。故に、ドリフト半導体部の厚さを薄くできる。このため、オン抵抗が小 さくなる。

[0092]

p型半導体領域31,33とn型半導体領域32のドーパント濃度は、ほぼ同一であることが好ましい。500V耐圧を想定した場合における好適な実施例では、p型半導体領域31,33及びn型半導体領域32のドーパント濃度は、約2.7×10¹⁷cm⁻³である。また、500V耐圧を想定した場合における好適な実施例では、p型半導体領域31,33及びn型半導体領域32の幅(図中y軸方向)は0.5μm程度である。これにより、空乏層は、p型半導体領域の全体に延びると共にn型半導体領域の全体に延びる。このように空乏層は両半導体領域に延びるので、ドリフト半導体部において電界の集中が緩和される。

[0093]

(第12の実施形態)

n型半導体領域及びp型半導体領域と、ゲート半導体部との位置関係は、これまでの実施形態に示された位置関係に限定されない。図18(a)は、第12の実施形態における各半導体領域とゲート半導体部との位置関係を示す模式図である。p型半導体領域31,33及びn型半導体領域32は、共に所定の軸方向(図中x軸方向)に延びている。p型半導体領域31,33は、n型半導体領域32を挟むように配列されている。p型半導体領域とn型半導体領域との接合は、p+型ゲート半導体部41,42の下に位置する。

[0094]

これに対して、図18(b)は、第12の実施形態における各半導体領域とゲート半導体部との位置関係を示す模式図である。p型半導体領域31,33及びn型半導体領域32,34は、共に所定の軸方向(図中x軸方向)に延びている。p型半導体領域31,33は、n型半導体領域32,34と交互に配列されている。p型半導体領域とn型半導体領域との接合は、p+型ゲート半導体部41,42の下だけでなく、各ゲート半導体部の間にも位置している。

[0095]

図18(c)は、更に別の形態における各半導体領域とゲート半導体部との位置関係を示す平面模式図である。p型半導体領域31,33及びn型半導体領域32は、共に所定の軸方向(図中y軸方向)に延びている。p型半導体領域31,33は、n型半導体領域32を挟むように配列されている。n型半導体領域は複数あってもよい。

[0096]

なお、本発明に係る縦型JFET及びその製造方法は、上記各実施形態に記載の態様に限定されるものではなく、他の条件等に応じて種々の変形態様をとることが可能である。例えば、上記各実施形態では、ドナー不純物を含む n型半導体によりチャネル領域を形成する例について説明したが、チャネル領域が p型半導体により形成されたJFETにも本発明を適用可能である。但し、この場合には、電流方向や印加するゲート電圧の極性が逆になる。

[0097]

(第13の実施形態)

以下、超接合構造を有する縦型JFETの製造方法における、超接合構造を構成するn型半導体領域及びp型半導体領域の形成方法について説明する。

[0098]

(n型半導体層形成工程)

まず、n+型SiC半導体基板を準備する。基板のn型不純物濃度は、この基板がドレイン半導体部として利用できる程度に高濃度である。図19 (a) に示す様に、n+型ドレイン半導体部2の表面にSiC膜3をエピタキシャル成長法により形成する。500 V耐圧を想定した場合における好適な実施例では、SiC膜3の膜厚T10は、2.0 μ m以上3.0 μ m以下である。SiC膜3 の導電型は、ドレイン半導体部2 の導電型と同一である。また、SiC膜3 のドーパント濃度は、n+型ドレイン半導体部2 のドーパント濃度よりも低い。このSiC膜3 からは、n 型半導体層32, 34, 36 が形成される。

[0099]

(p型半導体層形成工程)

図19(b)を参照して、p型半導体層を形成する工程について説明する。所定のマスクMを用いて、n型半導体層3上に形成された領域31a,31c,31e,31e,31gにドーパントA3を選択的にイオン注入して、所定の深さを有するp型半導体層311,331,351,371を形成する。p型半導体層を形成した後、マスクMを除去する。

[0100]

(ドリフト半導体部形成工程)

図19(c)を参照して、所望の厚さのドリフト半導体部を形成する工程について説明する。すなわち、n型半導体層形成工程とp型半導体層形成工程とを交互に繰り返して、n+型ドレイン半導体部2上に超接合構造を有するドリフト半導体部を形成する。その結果、所定の厚さ(図中z軸方向)を有する半導体層3が形成される。以上、n型半導体領域及びp型半導体領域を有するドリフト半導体部の形成方法について説明した。他の工程に関しては、第2、第4、第7の実施形態と同様であるが、これに限定されるものではない。

[0101]

【発明の効果】

本発明によれば、高ドレイン耐圧を維持しつつ低損失な縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法を提供できる。

【図面の簡単な説明】

【図1】

第1実施形態における縦型 J F E T の断面図である。

【図2】

図2 (a) は、ドレイン半導体膜形成工程における断面図である。図2 (b) は、ドリフト半導体膜形成工程における断面図である。図2 (c) は、ゲート半 導体部形成工程における断面図である。

【図3】

図3 (a) は、チャネル半導体膜形成工程における断面図である。図3 (b) は、ソース半導体膜形成工程における断面図である。図3 (c) は、ソース半導体部形成工程における断面図である。

【図4】

図4(a)は、p+型ゲート半導体部形成工程における断面図である。図4(b)は、熱酸化工程における断面図である。図4(c)は、開口部形成工程における断面図である。

【図5】

図5 (a) は、ゲート電極形成工程における断面図である。図5 (b) は、絶縁膜形成工程における断面図である。図5 (c) は、開口部形成工程における断面図である。

【図6】

ソース電極形成工程における断面図である。

【図7】

第3 実施形態における縦型 JFETの断面図である。

【図8】

図8 (a) は、チャネル半導体膜形成工程における断面図である。図8 (b) は、n-型半導体膜形成工程における断面図である。図8 (c) は、ソース半導体部形成工程における断面図である。

【図9】

第5の実施形態における縦型JFETの斜視図である。

【図10】

第6の実施形態における縦型JFETの断面図である。

【図11】

図11(a)は、p+型ゲート半導体部形成工程における断面図である。図11(b)は、p+型ゲート半導体部形成後における断面図である。

【図12】

第8の実施形態における縦型JFETの断面図である。

【図13】

図13(a)は、第9の実施形態における縦型JFETの断面図である。図13(b)は、第9の実施形態における縦型JFETのIII-III線における断面図である。

【図14】

図14 (a) は、第10の実施形態における縦型JFETの断面図である。図14 (b) は、第10の実施形態における縦型JFETのパルスドープ半導体部の断面図である。

【図15】

第11の実施形態における縦型JFETの断面図である。

【図16】

超接合構造を有する別の形態を示す縦型JFETの断面図である。

【図17】

超接合構造を有する更に別の形態を示す縦型JFETの断面図である。

【図18】

図18(a)は、第12の実施形態における縦型JFETの半導体領域とゲート半導体部との位置関係を示す模式図である。図18(b)は、第12の実施形態における縦型JFETを示す模式図である。図18(c)は、更に別の形態における縦型JFETを示す模式図である。

【図19】

図19 (a) は、ドリフト領域形成工程における縦型JFETの斜視図である。図19 (b) は、p+型半導体領域形成工程における縦型JFETの斜視図である。図19 (c) は、ソース領域形成工程における縦型JFETの斜視図である。


【符号の説明】

1 …縦型JFET、2 … n+型ドレイン半導体部、2 a …ドレイン電極、3 … n型ドリフト半導体部、4 … p +型ゲート半導体部、5 … n型チャネル半導体部、6 … p +型半導体部、6 a …ゲート電極、7 … n +型ソース半導体部、7 a …ソース電極

【書類名】


図面


【図1】




【図2】













【図3】










【図4】










【図5】









【図6】




【図7】




【図8】









(c)




【図9】




【図10】




【図11】













【図13】














【図15】








【図17】
























【書類名】 要約書

【要約】

【課題】 高ドレイン耐圧を維持しつつ低損失な縦型接合型電界効果トランジスタを提供する。

【解決手段】 本発明に係る縦型JFET1aは、n+型ドレイン半導体部2と、n型ドリフト半導体部3と、p+型ゲート半導体部4と、n型チャネル半導体部5と、n+型ソース半導体部7とを備える。n型ドリフト半導体部3は、n+型ドレイン半導体部2の主面上に設けられ、この主面と交差する方向に延びる第1~第3の領域3b,3c,3dを有する。p+型ゲート半導体部4は、n型ドリフト半導体部3の導電型と逆導電型を有し、n型ドリフト半導体部3の第1及び第2の領域3b,3c上に設けられている。n型チャネル半導体部5は、p+型ゲート半導体部4に沿って設けられ、p+型ゲート半導体部4の導電型と異なる導電型を有し、n型ドリフト半導体部3の第3の領域3dに電気的に接続されている。

【選択図】 図1

特願2002-235045

出願人履歴情報

識別番号

[000002130]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

大阪府大阪市中央区北浜四丁目5番33号

氏 名 住友電気工業株式会社